Типовые логические схемы последовательностного типа - Курс лекций

бесплатно 0
4.5 98
Значения выходных сигналов последовательностных схем. Особое значение элементов памяти – триггеров. Простейшие запоминающие ячейки как основа триггеров. Двоичный асинхронный счётчик (с последовательным переносом). Назначение регистров – хранение чисел.

Скачать работу Скачать уникальную работу

Чтобы скачать работу, Вы должны пройти проверку:




Аннотация к работе
В отличие от комбинационных схем (КС) значения выходных сигналов последовательностных схем (ПС) в данный момент времени зависят не только от значений входных сигналов в этот же момент времени, но и от их предыдущих значений. Особое значение при изучении последовательностных схем имеют элементы памяти - триггеры. 1. Триггеры Триггеры - это логические устройства с памятью, которые способны длительно оставаться в одном из двух возможных устойчивых состояний и скачком чередовать их под действием внешних сигналов. 1.1 Триггерная ячейка Основу триггеров составляют простейшие запоминающие ячейки, представляющие собой симметричную структуру из двух логических элементов ИЛИ-НЕ либо И-НЕ, охваченных перекрёстной обратной связью: Рис.1.1 Принципы построения триггерных ячеек и их условные обозначения. Состоянию 1 соответствует единичный сигнал на выходе Q, состоянию 0 соответствует единичный сигнал на выходе . Вход, по которому ячейка устанавливается в состояние 1, обозначается буквой S, а в состоянии 0 - буквой R. Триггер, который переключается сигналами логической единицы, т.е. на логических элементах ИЛИ-НЕ, называют триггером с прямым управлением (RS-триггер). Для такого триггера неопределённая комбинация (н/о): S=R=0. 1.2 Триггерные системы Триггер представляет, как правило, систему, состоящую из триггерной ячейки, играющей роль ячейки памяти (ЯП), и устройство управления (УУ): Рис.1.2 Триггерная система: Q, - внешние выходы; A, B - информационные (логические) входы; V - подготовительный вход (предустановка); С - тактовый вход; S’, R’ - внутренние входы ячейки памяти; Sa, Ra - внешние входы ячейки памяти. Синхронный RS-триггер на элементах ИЛИ-НЕ: Рис.1.4 Синхронный RS-триггер Отличие состоит в способе управления: переброс триггера осуществляется сигналами S=0, R=0 при С=0, т.е. нулевыми логическими уровнями. 1.5 JK-триггер В схемном отношении JK-триггеры отличаются от триггеров RS-типа наличием обратной связи с выходов на входы: Рис.1.5 JK-триггер. Из схемы следует, что состояние JK-триггера зависит не только от сигналов на входах J и K, но и от логически связанных с ними сигналов и Q. Причём, начиная с момента опрокидывания триггера, управляющее действие сигналов на входах J и К прекращается, так как изменяются сигналы на выходах логических элементов 1 и 2 (q1, q2). 1.6 D-триггер D-триггеры в отличии от рассмотренных типов имеют для установки в состояние 1 и 0 один информационный вход (D-вход).

Вы можете ЗАГРУЗИТЬ и ПОВЫСИТЬ уникальность
своей работы


Новые загруженные работы

Дисциплины научных работ





Хотите, перезвоним вам?