Опис мікросхем, використаних в спеціалізованій мікропроцесорній системі. Призначення, структура, режим роботи мікропроцесора, контролера системної шини, генератора тактових імпульсів, буферних регістрів, дешифратора. Розрахунок пам’яті для мікросхем.
У першому такті циклу шини - циклу звертання до памяті чи зовнішнього пристрою (ЗП) - МП видасть на цю шину молодші 16 біт адреси памяті або повну адресу зовнішнього пристрою, чи байти команд, супроводжувані стробом даних DEN. Сигнал ВНЕ заклацається в зовнішньому регістрі адреси і використовується як додатковий адресний вихід, що визначає доступ до старшого банку памяті або до ЗУ з байтовою організацією, підключеному до старшої половини шини AD.Сумісне використання ВНЕ та молодшої лінії адреси АО для дешифрації адрес дозволяє здійснювати передачу слів чи окремих байтів по шині AD (табл. INTA - підтвердження запиту преривання, формується у відповідь на прийнятий запит переривання INTR, виконує функцію сигналу RD в циклі підтвердження переривання і стробує зчитування покажчика адреси (вектора) переривання. Команда WAIT і TEST сигнал забезпечують синхронізацію роботи МП із зовнішніми сигналами: TEST - вхід програмної перевірки, RDY - вхід апаратної перевірки готовності пристроїв у системі. На час дії сигналу RESET усі виходи, що мають три стани, переводяться в третій стан, а виходи, що мають два стани, стають пасивними.Він дозволяє перетворити чотириразрядний двійковий код, що надходить на входи А0...А3, у напругу низького рівня, що зявляється на одному із шістнадцяти виходів 0...16. Крім чотирьох входів А0...А3 пристрій має ще два входи Е0 та Е1 дозволу дешифрації, тобто вони відіграють роль стробуючих входів, якщо на їх поданий низький рівень напруги. Якщо хоча б на одному із входів Е0 та Е1 встановити високий рівень напруги, то на всіх виходах 0...16 буде високий рівень напруги незалежно від того, який код поданий на входи А0...А3. Входи А0...А3 у цьому випадку використовуються як адресні, щоб направити потік даних, прийнятих входами Е0 та El, на один з виходів 0...16. Мікросхема складається з накопичувача, виконаного на КМОП-елементах памяті, формувачів адреси рядків і стовпців, дешифратора рядків на 8 входів і 256 виходів, дешифратора стовпців на 4 входи і 16 виходів, призначених для вибору одного (кожного) 8-розрядного слова з накопичувача.Для побудови схеми необхідно розрахувати адресний простір памяті для 200Кбайт ОЗП і 220Кбайт ПЗП, а також адресний простір введення-виведення для контролера переривань, двох портів введення і трьох портів виведення. Оскільки необхідно забезпечити роботу як зі словом, так і з окремим байтом, підключимо мікросхеми попарно, причому 8 старших розрядів шини даних підключаємо до однієї мікросхеми, 8 молодших - до іншої. Таким чином, одержуємо певну кількість пар мікросхем, до складу яких входять старша й молодша мікросхеми. Ці сигнали, проходячи через інвертори, підключаються до виходу CS2 старшої і молодшої мікросхем відповідно. На кожну пару мікросхем необхідно виділити 16К адрес з адресного простору.Для побудови схеми необхідно розрахувати адресний простір памяті для 200Кбайт ОЗП і 220Кбайт ПЗП, а також адресний простір введення-виведення для контролера прямого доступу до памяті, двох портів введення і двох портів виведення. Для ОЗП використаємо мікросхему К537РУ17, а для ПЗП - К558РФ4. Оскільки необхідно забезпечити роботу як зі словом, так і з окремим байтом, підключимо мікросхеми попарно, причому 8 старших розрядів шини даних підключаємо до однієї мікросхеми, 8 молодших - до іншої. Таким чином, одержуємо певну кількість пар мікросхем, до складу яких входять старша й молодша мікросхеми.У таблиці 9 показано розподіл адресного простору пристроїв введення - виведення для даної системи. Так як цих пристроїв небагато, можна ідентифікувати їх по двох перших розрядів шістнадцятирічного адреси.Команди IN і OUT можуть використовувати пряму адресацію, коли адрес порту міститься в вигляді константи в другому байті команди, і непряму адресацію, коли адреса розміщується в регістрі DX.
План
Зміст
Завдання
Вступ
1. Опис мікросхем, використаних в спеціалізованій мікропроцесорній системі
