Разработка вычислительного устройства для выполнения операции умножения двоичных чисел - Курсовая работа

Цель этого проекта заключается в разработке вычислительного устройства для выполнения операции умножения двоичных чисел, с фиксированной точкой со знаком, представленные в прямом коде. Исходными данными являются количество разрядов (коды чисел): Мн=4 (0.0101); Мт=6(0.101010), и алгоритм умножения: на один разряд множителя, начинается с младших разрядов множителя, со сдвигом частного произведения влево. При создании этого проекта предполагается словесно описать операции умножения, определит набор управляющих сигналов, синтезировать АЛУ (Арифметика-логическое устройство), выделить схемное решение и наконец написание микропрограмму выполнения команды умножения. Одним из способов решения проблемы с фиксированной точкой можно решить следующим способом: так как в ЭВМ операции умножения чисел с фиксированной точкой с помощью соответствующих алгоритмов сводиться к операциям сложения и сдвига.Все основные операции по преобразованию данных в ЭВМ производятся в операционных блоках, которые в большинстве случаев называются арифметическо-логическим устройством. Набор операций, выполняемых АЛУ универсальных ЭВМ, должен быть функционально полным, т.е., обеспечивать реализацию любого вычислительного алгоритма. И хотя функциональную полноту можно обеспечить очень узким набором операций, число различных операций, выполняемых в АЛУ, обычно составляет от нескольких десятков до нескольких сотен. Поэтому в составе АЛУ в общем случае можно выделить четыре группы узлов, соответствующих основным системным процессам: хранения, передачи, преобразования, управления. К узлам хранения в АЛУ относятся: · регистры, обеспечивающие хранение операндов, промежуточных и окончательных результатов;Числа с плавающей запятой могут иметь мантиссу и порядок (целое со знаком) или мантиссу и характеристику (смещенный порядок), что влияет на процедуры обработки порядков. Кроме того, следует также упомянуть наличие и других форм представления, используемых в калькуляторах: так называемая автоматическая запятая, при которой положение запятой в результате операции определяется количеством разрядов дробной части чисел, участвующих в операции; естественная запятая - то же для целых частей. Такое представление обеспечивает возможность независимой обработки разрядов (остатков) чисел, что, в частности, представляет интерес для цифровой оптической обработки информации. По разрядности обрабатываемых чисел: АЛУ, выполняющие операции над числами (кодами) фиксированной разрядности; АЛУ, обрабатывающие операнды переменной длины. В обоих случаях само АЛУ имеет фиксированную разрядность блоков, но во второй группе предусмотрены специальные средства, обеспечивающие обработку операндов по частям, и соответствующие микропрограммы выполнения операций.Необходимость в представлении АЛУ возникает в различных случаях: а) при описании устройств в литературе, документации, рекламе; При этом, поскольку ЭВМ в целом и АЛУ можно отнести к классу многоуровневых систем, их представление может осуществляться на различных уровнях детализации: начиная от уровня электронных компонентов логических элементов и кончая уровнем всего устройства в целом. Кроме того, представление АЛУ (ЭВМ) может быть ориентировано на описание структуры устройства, его функционирования и его технической реализации. Начало систематической разработки средств представления ЗВМ принято относить к 60-м годам XX столетия, когда стали появляться языки для описания аппаратных средств ЭВМ. Один из возможных вариантов, включающий шесть уровней представления структуры и соответствующие им процессы функционирования и техническую реализацию, а так же средства представления, приведен в таблице (см. таблицу 1.1) арифметический логический управляющий сигналВ ЭВМ операции умножения чисел с фиксированной запятой с помощью соответствующих алгоритмов сводиться к операциям сложения и сдвига. При умножении двух чисел произведение формируется суммированием частичных произведений. В зависимости от цифры множителя к сумме частичных произведений прибавляется либо множимое, либо ноль. В зависимости от способа формирования суммы частичных произведений различают четыре метода выполнения умножения (рисунок 2.1). Умножение, начиная с младших разрядов множителя, при сдвиге множимого влево и неподвижной сумме частичных произведений, регистр множимого и сумматор частичных произведений имеют двойную длину.Построить блок-схему алгоритма и определить набор управляющих сигналов. Исходя из алгоритма и формата исходных данных, следует определить набор составляющих АЛУ элементов. Затем требуется определить связи между элементами и установить порядок функционирования устройства. Построить временную диаграмму управляющих сигналов, которые должны быть поданы на АЛУ от устройства управления. Представим расчеты числа с фиксированной точкой со знаком, представленные в прямом коде; алгоритм умножения на 1 разряд множителя, начиная с младших разрядов множителя со сдвигом частного произведения влево.Блок-схема алгоритма умножения на один разряд чисел с фиксиро

ОГЛАВЛЕНИЕ

РЕФЕРАТ

ВВЕДЕНИЕ

1. Арифметическо-логические устройства ЭВМ

1.1 Назначение, состав и структура АЛУ

1.2 Классификация АЛУ

1.3 Средства представления АЛУ

2. Словесное описание операции умножения

3. Синтез АЛУ

4. Блок-схема алгоритма выполнения операции

5. Определение набора управляющих сигналов

6. Структурная схема устройства

7. Временная диаграмма управляющих сигналов

8. Схемное решение устройства управления

9. Микропрограмма выполнения команды умножения

ЗАКЛЮЧЕНИЕ

СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ