Разработка системы сбора и обработки данных - Курсовая работа

В отличие от обычных цифровых микросхем, логика работы ПЛИС не определяется при изготовлении, а задается посредством программирования (проектирования ). Для программирования используются программаторы и отладочные среды, позволяющие задать желаемую структуру цифрового устройства в виде принципиальной электрической схемы или программы на специальных языках описания аппаратуры: Verilog , VHDL , AHDL и др.Исходные данные выбираем по заданию согласно своему варианту. АЦП/MSPS/bit (канал) AD6644AST-40/40/14 Систему сбора и обработки данных реализуем при помощи двух 14-разрядных одноканальных АЦП AD6644AST-40 с частотой преобразования 40МГЦ, ОЗУ с объемом памяти не менее 16 ksample на 1 канал (так как согласно заданию канала два, то нам нужно ОЗУ с объемом памяти не менее 32 ksample) не менее, чем на 14 бит, программируемой логической интегральной схемы EP1K50 TQFP144 и последовательного интерфейса RS 485.Аналоговые сигналы приходят на АЦП, которые преобразует их в 14-разрядную кодовую комбинацию. Если сигнал превышает порог, при этом предыдущее значение меньше порога, то запускается запись данных в ОЗУ. При внешней синхронизации в какой-то момент времени приходит внешний цифровой сигнал синхронизации, который можно считать идеальным.Все микросхемы драйверов можно условно разделить на 4 группы: микросхемы с питанием 5 В; В курсовой работе будем выбирать микросхему с питанием 5 Вольт. Мы ставим своей целью ознакомление с широко используемыми микросхемами интерфейса RS485, т.е. с микросхемами, работающими в полудуплексном режиме. У этих микросхем входы приемника объединены с выходами передатчика и образуют две линии приема/передачи, "A" и "B". Мы будем рассматривать только микросхемы, выпускаемые в корпусе с восемью выводами (кроме микросхем со встроенной оптической изоляцией и микросхем в корпусе 6/5/SO), как наиболее распространенные и используемые.В тех случаях, когда это влияет на правильность работы системы, были использованы задержки нужной длительности. Также необходимо добиться, чтобы такие сигналы, как we, oe, имели длительность не меньшую, чем указано на временных диаграммах работы ОЗУ as7c34098. Временная диаграмма для режима чтения представлена ниже: Рис. Временная диаграмма для режима записи представлена ниже: Рис. В данном разделе курсовой работы приведем функциональную блок-схему и временную диаграмму для АЦП AD6644AST-40.В него войдут такие мега-функции, как: lpm_counter - счетчик, необходимый для деления частоты, счета номеров адресов и для формирования сигнала переполнения адреса в памяти. lpm_compare - для сравнения цифровых данных, поступающих от АЦП, с порогом. lpm_bustri - для моделирования двунаправленной шины данных. lpm_shiftreg - для преобразования параллельного кода в последовательный. busmux - для реализации функции мультиплексора, для передачи данных на выход интерфейса. lpm_counter - счетчик, необходимый для деления частоты, счета номеров адресов и для формирования сигнала переполнения адреса в памяти. lpm_compare - для сравнения цифровых данных, поступающих от АЦП, с порогом. lpm_ram_dq - для моделирования внутренней памяти ПЛИС. lpm_shiftreg - для преобразования параллельного кода в последовательный. busmux - для реализации функции мультиплексора, для передачи данных на выход интерфейса. Найдет свое применение неудаляемый буфер LCELL, для формирования нужных задержек, для синхронизации в появлении сигналов записи/чтения и сигнала на шине адреса.Цикл записи начинается после прихода в ПЛИС от АЦП 28-разрядной кодовой комбинации (считаем, что в ПЛИС приходит объединенный сигнал с двух каналов).В результате работы мы разработали систему сбора и обработки информации на языке AHDL.Текст файла конфигурации include "lpm_counter. inc"; -ОЗУ clk_addr [1.0],cout_addr,address_ram [4.0],ram_full,clk_address,WR: output; clk_address=mux (. data [] =clk_addr [],. sel=WR) with (width=2, widths=1) returns (. result); address_ram [] =lpm_counter (. clock=clk_address,. cnt_en = synchres,. aclr = counterclearinp) with (lpm_width=5, lpm_modulus=17) returns (. q []); -Сигнал переполнения cout_addr = lpm_counter (. clock=clk_address,. cnt_en = synchres) with (lpm_width=5, lpm_modulus=17) returns (.

Содержание

Введение

1. Анализ исходных данных

2. Разработка структурной схемы системы

3. Выбор и обоснование не указанных в задании элементов

4. Анализ временных параметров системы

5. Разработка файла конфигурации для системы сбора-обработки данных на языке AHDL

6. Моделирование цифровой части системы

Заключение

Список литературы

Приложение 1

В отличие от обычных цифровых микросхем, логика работы ПЛИС не определяется при изготовлении, а задается посредством программирования (проектирования ). Для программирования используются программаторы и отладочные среды, позволяющие задать желаемую структуру цифрового устройства в виде принципиальной электрической схемы или программы на специальных языках описания аппаратуры: Verilog , VHDL , AHDL и др.

Программа Quartus II позволяет проектировать логику работы микросхем схемотехнически и на языках программирования AHDL, VHDL, Verilog и других. Среда программирования Altera Quartus II так же позволяет производить симуляцию проектов, программировать микросхемы и многое другое.

Типичные области применения программируемой логики: цифровая обработка сигналов, пользовательская электроника, системы сбора данных, системы управления, телекоммуникационное оборудование, оборудование для систем беспроводной связи, компьютерное оборудование общего назначения.

Электроника в современной жизни быстро развивается и усложняется, поэтому без ПЛИС никак не обойтись. сбор обработка файл конфигурация

В результате работы мы разработали систему сбора и обработки информации на языке AHDL. Разбили структурную схему на блоки и промоделировали.

1. Техническая документация Altera.

2. Техническая документация Analog Devices.

3. Техническая документация Texas Instruments.

4. Конспект лекций по курсу "Основы построения микропроцессорных систем".

5. Описание языка AHDL в электронном виде.