Структура микропроцессора ATmega169 и архитектура его вычислительного ядра. Описание работы портов. Программирование необходимой логики контроллера семейства AVR. Исходный код программы с пояснениями. Пошаговая процедура работы микроконтроллера.
Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Казанский национальный исследовательский технический университет им.К общей шине (ОШ) подключены несколько абонентов, каждый из которых функционирует автономно в соответствии с управляющей информацией, полученной от специального устройства - арбитра общей шины. При необходимости связи арбитр вырабатывает общий для всех абонентов сигнал ВНИМАНИЕ и затем - АДРЕС нужного абонента. Этот абонент, после идентификации своего адреса, выдает в шину сигнал ГОТОВ либо ЗАНЯТ в зависимости от своего состояния. Получив сигнал готовности, арбитр сразу же формирует непрерывную многобайтную посылку - информационное сообщение, которое замыкается сигналом КОНЕЦ-ПЕРЕДАЧИ. Приняв эту посылку, абонент отвечает сигналом КОНЕЦ-ПРИЕМА, при отсутствии ошибок передачи, либо сигналом ПОВТОРИТЬ-ПЕРЕДАЧУ, если обнаружена ошибка.Микропроцессоры семейства AVR содержат высокоскоростное вычислительное ядро RISC архитектуры, развитую периферию и функцию внутрисистемного программирования. Кроме того, микропроцессоры этого семейства имеют производительность 1 MIPS при тактовой частоте 1 МГЦ, т.е. выполняют большинство команд за 1 цикл. AVR ядро объединяет богатый набор команд и 32 рабочих регистра, которые могут быть напрямую подключены к АЛУ, что позволяет выполнять действия с двумя регистрами одновременно одной командой. Микропроцессор содержит 16 кбайт программной Flash памяти, 512 байт EEPROM памяти, 1 кбайт SRAM, 53 линии портов ввода-вывода общего назначения, 32 рабочих регистра общего назначения, JTAG интерфейс, встроенные автоматы отладки и программирования, законченный контроллер ЖКИ с преобразователем напряжения, три гибких независимых таймера/счетчика, внешние и внутренние источники прерывания, последовательный программируемый USART, универсальный последовательный интерфейс с детектором стартового состояния, 8-канальный 10-битный АЦП, программируемый сторожевой таймер со встроенным генератором и последовательный SPI порт. Для выполнения сложных вычислительных функций или других действий, требующих высокого быстродействия вычислительного ядра, разработчик может установить высокую тактовую частоты, а при выполнении простых управляющих функций тактовая частота вычислительного ядра может быть существенно снижена.Для программирования необходимой логики работы мы будем использовать 3 из 8 выводов порта А и все 8 выводов порта BНа вывод 0 поступает сигнал синхронизации С 1.8 выводов порта B используются для параллельной передачи и приема Абоненту управляющих сигналов ("Ошибка передачи", "Конец работы" и т.д.), а также для пересылки информационного сообщения, которое идет от Арбитра.
План
Содержание
1. Формулировка задания
2. Описание работы схемы
2.1 Необходимые средства разработки
2.2 Схема микроконтроллера
2.2.1 Описание работы порта А 2.2.2 Описание работы порта В
3. Исходный код программы
Список литературы
Приложение
1. Формулировка задания
Вы можете ЗАГРУЗИТЬ и ПОВЫСИТЬ уникальность своей работы
