Разработка микроконтроллера для систем железнодорожной автоматики с использованием микропроцессорного комплекта К580 - Курсовая работа

Микропроцессоры являются неотъемлемыми компонентами современных устройств и систем автоматики прежде всего потому, что их высокая надежность, относительно низкая стоимость, гибкость применения (модифицируемость), возможность реализации сложных алгоритмов управления достаточно простыми средствами и возможность создания систем автоматики с качественно новыми “интеллектуальными” свойствами позволяют получить исключительно высокие технико-экономические характеристики систем автоматики. Структурная схема микроконтроллера на базе МП комплекта К580 представлена на рис.1.1 и обозначены следующие функциональные узлы: МП - микропроцессор, ТГ - тактовый генератор, МА - магистраль адреса, МУ - магистраль управления, МД - магистраль данных, ШФ - шинный формирователь магистралей адреса и данных, ДШ - дешифратор адреса для управления подсистемами, ОЗУ - оперативное запоминающее устройство, ПЗУ - постоянное запоминающее устройство, ИТ - интервальный таймер, ПП - последовательный порт, СК - системный контроллер. Так как разрабатываемый микроконтроллер будет использоваться в ответственных системах с повышенными требованиями к устойчивости функционирования, а также в связи с учетом дальнейшей модернизации было принято решение использовать шинные формирователи системных шин адреса и данных (т.к. сам мп. обладает низкой нагрузочной способностью-1 ТТЛ нагрузка). В данной схеме формирователь шины данных нагружен на 23 ТТЛ входа, а формирователи шины адреса имеют нагрузку до 43 ТТЛ входов. Используются следующие периферийные контроллеры: - программируемый интервальный таймер К580ВИ53, который по нулевому каналу работает в режиме 0-выдача сигналов прерывания по конечному числу, по первому каналу работает в режиме 1-ждущий мультивибратор, по второму каналу формирует меандр для синхронизации передачи и приема последовательного порта;В ходе данного курсового проекта в соответствии с заданием был разработан микропроцессорный контроллер для систем железнодорожной автоматики с использованием микропроцессорного комплекта серии К580.

Микропроцессоры, обладающие большими функционально-логическими возможностями, с успехом могут быть использованы для построения широкого класса средств цифровой автоматики. Микропроцессоры являются неотъемлемыми компонентами современных устройств и систем автоматики прежде всего потому, что их высокая надежность, относительно низкая стоимость, гибкость применения (модифицируемость), возможность реализации сложных алгоритмов управления достаточно простыми средствами и возможность создания систем автоматики с качественно новыми “интеллектуальными” свойствами позволяют получить исключительно высокие технико-экономические характеристики систем автоматики.

Для организации диспетчерского управления в настоящее время на центральных постах и в каналах телеуправления- телесигнал (ТУ-ТС) внедряют устройства на основе микропроцессорной техники. Обслуживание этих устройств обычно возложено на штат СЦБ. Сигналы ТУ-ТС обеспечивают передачу и прием управляющих и известительных приказов. Управляющие приказы - команды, с помощью которых поездной диспетчер (ДНЦ) управляет движением поездов. Например, команда на установку маршрута на какой-либо станции и открытие соответствующих светофоров.

Применение микропроцессорной базы вместо традиционной релейной имеет много преимуществ. Повышается надежность и безопасность устройств. Облегчается их обслуживание, так как аппаратура размещается централизованно.

Данный курсовой проект направлен на качественное изучение микропроцессорного комплекта К580. Он включает в себя микросхему процессора, тактового генератора, а также системный контроллер, универсальный синхронно - асинхронный программируемый приемопередатчик, микросхему параллельного ввода - вывода информации различного формата и программируемый интервальный таймер. Микропроцессор имеет довольно простую структуру, но при этом дает хорошее представление об организации любых микропроцессорных комплектов.

1. Разработка структурной схемы микроконтроллера

Структурная схема микроконтроллера на базе МП комплекта К580 представлена на рис.1.1 и обозначены следующие функциональные узлы: МП - микропроцессор, ТГ - тактовый генератор, МА - магистраль адреса, МУ - магистраль управления, МД - магистраль данных, ШФ - шинный формирователь магистралей адреса и данных, ДШ - дешифратор адреса для управления подсистемами, ОЗУ - оперативное запоминающее устройство, ПЗУ - постоянное запоминающее устройство, ИТ - интервальный таймер, ПП - последовательный порт, СК - системный контроллер.

Рис.1.1 Структурная схема микроконтроллера

2. Проектирование подсистемы памяти

Объем памяти программ составляет 512 байт. Память организованна на ПЗУ типа К573РФ21, которая имеет 8-ми разрядную организацию шины данных. Для создания требуемого объема памяти программ необходима одна микросхема.

Объем памяти данных составляет 512 байта. Память организованна на ОЗУ типа К541РУ2, которые имеют 4-х разрядную организацию шины данных объемом 256 бит. Для создания требуемого объема памяти данных необходимо 2 микросхемы.

Рис 2.1 организация подсистемы памяти.

3. Разработка адресного дешифратора, “раскраска” адресной шины

Для определения разрядов шины адреса, которые будут использоваться для подсистемы памяти, раскрасим шину адреса.

Таблица 1 Адресное пространство памяти адрес А15 А14 А13 А12 А11 А10 А9 А8 А7 А6 А5 А4 А3 А2 А1 А0 УСТРОЙСТВО

0000 0 х х x x х х 0 0 0 0 0 0 0 0 0 ПЗУ 512 байт

0001 0 х х x x х х 0 0 0 0 0 0 0 0 1

------- - - - x x х х - - - - - - - - -

01FF 0 х х x x х х 1 1 1 1 1 1 1 1 1

8000 1 х х x x x x 0 0 0 0 0 0 0 0 0 ОЗУ 512 байт

8001 1 х х x x x x 0 0 0 0 0 0 0 0 1

------- - х х x x x x - - - - - - - - -

81FF 1 х х x x x x 1 1 1 1 1 1 1 1 1

00 х х х x x x x x 0 0 x x 0 0 0 0 53 Порт

01 x x x x x x x x 0 0 x x 0 0 0 1

02 x x x x x x x x 0 0 x x 0 0 1 0

03 x x x x x x x x 0 0 x x 0 0 1 1

44 x x x x x x x x 0 1 x x 0 1 x 0 51 Порт

45 x x x x x x x x 0 1 x x 0 1 x 1

88 x x x x x x x x 1 0 x x 1 0 0 0 55 Порт

89 x x x x x x x x 1 0 x x 1 0 0 1

8A x x x x x x x x 1 0 x x 1 0 1 0

8B x x x x x x x x 1 0 x x 1 0 1 1

4. Расчет нагрузочной способности шин

Так как разрабатываемый микроконтроллер будет использоваться в ответственных системах с повышенными требованиями к устойчивости функционирования, а также в связи с учетом дальнейшей модернизации было принято решение использовать шинные формирователи системных шин адреса и данных (т.к. сам мп. обладает низкой нагрузочной способностью-1 ТТЛ нагрузка). Они построены с использованием 2-х БИС К580ВА86 (для адресной шины) и 1-ой БИС К580ВА86 (для шины данных), которые позволяют подключать до 50 входов ТТЛ нагрузки.

В данной схеме формирователь шины данных нагружен на 23 ТТЛ входа, а формирователи шины адреса имеют нагрузку до 43 ТТЛ входов. Следовательно, устойчивость работы шин обеспечивается.

5. Разработка принципиальной схемы

Согласно заданию тактовая частота процессора составляет 18 МГЦ. Она формируется тактовым генератором, к которому подключен кварцевый резонатор на соответствующую частоту.

Объем памяти программ составляет 256 байт. Память организованна на ПЗУ типа К556РТ5, которые имеют 8-хразрядную организацию шины данных.

Объем памяти данных составляет 256 байта. Память организованна на ОЗУ типа К155РУ2, которые имеют одноразрядную организацию шины данных.

Периферийные устройства расположены в области памяти. Используются следующие периферийные контроллеры: - программируемый интервальный таймер К580ВИ53, который по нулевому каналу работает в режиме 0- выдача сигналов прерывания по конечному числу, по первому каналу работает в режиме 1- ждущий мультивибратор, по второму каналу формирует меандр для синхронизации передачи и приема последовательного порта;

- контроллер последовательно ввода/вывода К580ВВ51, который работает в асинхронном режиме и формирует прерывания по приему и передаче кодов;

- элементы формирования токовой петли для последовательного приема/передачи.

Принципиальная схема контроллера приведена на рис. 2.1/ 2.2, а перечень элементов приведен в табл. 2. Контроллер состоит из следующих частей: 1. Подсистема центрального процессора, в которую входят процессор, тактовый генератор, шинные формирователи и дешифраторы адреса.

2. Подсистема памяти, включающая в себя ПЗУ, ОЗУ и периферийные контроллеры.

Таблица 2 Перечень элементов

DD1 К580ГФ24

DD2 К580ВМ80А

DD3 КР580ВК28

DD4,DD5 КР580ВА86

DD6,DD7 К555ИД7

DD8-DD9 КР541РУ2

DD10 К573РФ2

DD11 К580ВВ51

DD12 К580ВВ55

DD13 К580ВИ53

6. Программа начальной инициализации системы

Для настройки портов, необходимо задать режимы их работы, а также указать вершину стека.

Программа начальной инициализации устройств ввода- вывода

Инициализация вершины стека

0000 LXI SP,81FF

0001

0002

Инициализация ВВ55 (Параллельный интерфейс)

0003 MVI A,A2 : Запись УС в аккумулятор

0004

0005 OUT 8B : Запись УС в порт 55 из микропроцессора (А)

0006

Инициализация ВВ51 (Последовательный интерфейс)

0007 MVI A, 1C : Запись УС в аккумулятор

0008

0009 OUT 45 : Запись УС в порт 51 из микропроцессора

000A Инициализация ВИ53 (Интервальный таймер): как обращение к подпрограмме

Настройка первого счетчика

0050 MVI A, 36 : Запись УС в аккумулятор (А)

0051

0052 OUT 03: Запись УС в регистр управляющего слова (РУС) из микропроцессора

0053

0054 MVI A, 36 : Загрузка в “А” младшего байта коэффициента пересчета N (N=13333)

0055

0056 OUT 00: Запись младшего байта в счетчик 0

0057

0058 MVI A, 36 : Загрузка в “А” старшего байта коэффициента пересчета N

0059

005A OUT 00: Запись старшего байта в счетчик 0

005B

005C RET : Выход из подпрограммы

Настройка второго счетчика( СТ1)

005D MVI A, 70 : Запись УС в аккумулятор (А)

005E

005F OUT 03: Запись УС в регистр управляющего слова (РУС) из микропроцессора

0060

0061 MVI A, 70 : Загрузка в “А” младшего байта коэффициента пересчета N

0062

0063 OUT 01: Запись младшего байта в счетчик 1

0064

0065 MVI A, 70 : Загрузка в “А” старшего байта коэффициента пересчета N

0066

0067 OUT 01: Запись старшего байта в счетчик 1

0068

0069 RET : Выход из подпрограммы

Настройка третьего счетчика (СТ2)

006A MVI A, B8 : Запись УС в аккумулятор (А)

006B

006C OUT 03: Запись УС в регистр управляющего слова (РУС) из микропроцессора

006D

006E MVI A, B8 : Загрузка в “А” младшего байта коэффициента пересчета N

006F

0070 OUT 02: Запись младшего байта в счетчик 2

0071

0072 MVI A, B8 : Загрузка в “А” старшего байта коэффициента пересчета N

0073

0074 OUT 02: Запись старшего байта в счетчик 2

0075

0076 RET : Выход из подпрограммы

Примечания

1. Формирование УС для параллельного порта производим в соответствии с заданием: Режим работы канала А: режим 1 ;

Направление передачи данных через канал А: вывод;

Режим работы канала В: режим 0;

Направление передачи данных через канал В: ввод;

УС имеет восемь разрядов: D0 - D7.

- Разряд D7 определяет либо установку режимов работы каналов (D7=1), либо работу порта в режиме сброса/установки отдельных разрядов канала С (D7=0).

- Разряды D6, D5 определяют режим работы канала А: № реж. D6 D7

Режим 0 0 0

Режим 1 0 1

Режим 2 1 0

- Разряд D4 определяет направление передачи данных через канал А: D4=0 - вывод;

D4=1 - ввод.

- Разряд D3 определяет направление передачи в канале С( PC(7-4) в режиме 0 ): D3=0 - вывод;

D3=1 - ввод.

- Разряд D2 определяет режим работы канала В: D2=0 - режим 0;

D2=1 - режим 1.

- Разряд D1 определяет направление передачи данных через канал В: D1=0 - вывод;

D1=1 - ввод.

- Разряд D0 определяет направление передачи данных через канал C( PC(3-0) в режиме 0 ): D1=0 - вывод;

D1=1 - ввод.

Так как канал С для передачи данных не используется то D3, D0

Тогда в соответствии с исходными данными управляющее слово имеет следующий вид: D7 D6 D5 D4 D3 D2 D1 D0

1 0 1 0 0 0 1 0

Или A2 в шестнадцатеричной системе.

Формирование УС для последовательного порта производим в соответствии с заданием: Режим работы синхронный;

Количество битов данных: 5;

Коэффициент деления частоты синхронизации: 1/64;

Количество стоповых битов: 2.

УС имеет восемь разрядов: D0 - D7.

- Разряд D7 определяется числом синхроимпульсов

D7=0- 2 синхроимпульса

D7=1 - 1 синхроимпульс

- Разряд D6 определяется видом синхронизации

D6=0 - внутренняя

D6=1 - внешняя

- Разряды D5, D4 определяют режим контроля: 1 0 Х D5

1 1 0 D4

Четность Нечетность Нет контроля

- Разряды D3, D2 определяют число битов данных: 0 1 0 1 D2

0 0 1 1 D3

5 6 7 8

- Разряды D1, D0 определяют три разновидности асинхронного режима по частоте сигналов синхронизации (с частотой сигналов синхронизации 1/16 и 1/64 частоты синхронизации): 1 0 1 D0

0 1 1 D1

1/1 1/16 1/64

Так как у нас нет контроля по четности/нечетности, то разряд D5 может принимать любое значение. Примем D5 равное 0.

Тогда в соответствии с исходными данными управляющее слово имеет следующий вид: D7 D6 D5 D4 D3 D2 D1 D0

0 0 0 1 1 1 1 0

Или 1E в шестнадцатеричной системе.

2. Формирование управляющих слов для интервального таймера( для настройки каждого счетчика) производим в соответствии с заданием: Режим работы канала 0: 3;

1: 0;

2: 4 ;

УС имеет восемь разрядов: D0 - D7.

- Разряды D7, D6 определяют номер счетчика.

D7 D6

0 0 Сч. 0

0 1 Сч. 1

1 0 Сч. 2

1 1 Запрет

- Разряды D5, D4 задают последовательность записи и считывания содержимого счетчика: D5 D4

0 0 Фиксация счетчика

0 1 Только младший байт

1 0 Только старший байт

1 1 Оба байта

- Разряды D3, D2, D1 задают режим работы счетчика: 0 0 0 Режим 0

0 0 1 Режим 1

0 1 0 Режим 2

0 1 1 Режим 3

1 0 0 Режим 4

1 0 1 Режим 5

1 1 0 Режим 2

1 1 1 Режим 3

- Разряд D0 определяет вид используемого кода: D0=0 - двоичный;

D0=1 - двоично-десятичный

Мы программируем три счетчика. Так как синхронизация приемника ( последовательный порт ) производится от интервального таймера ( канал 2) , а скорость приема 600 бод, то коэффициент пересчета N ( программируемый таймер генерирует периодический сигнал с частотой, в N раз меньшей частоты тактовых импульсов CLK).

Так как частота кварцевого резонатора 18 МГЦ, то сигнал CLK имеет частоту в 9 раз меньше, то есть 2000000 Гц. Тогда N=CLK/600; N=3333 или D05.

Формируем управляющие слова:

Канал 0: D7 D6 D5 D4 D3 D2 D1 D0

0 0 1 1 0 1 1 0

Hex: 36

Канал 1: D7D6D5 D4D3D2D1D0

0 1 1 1 0 0 0 0

Hex: 70

Канал 2: D7D6D5 D4D3D2D1D0

1 0 1 1 1 0 0 0

Hex: B8

В ходе данного курсового проекта в соответствии с заданием был разработан микропроцессорный контроллер для систем железнодорожной автоматики с использованием микропроцессорного комплекта серии К580.

Полученный микропроцессорный контроллер имеет: - Микропроцессор К580ВМ80А;

- Тактовый генератор К580ГФ24;

- Системный контролер К580ВК28;

- ОЗУ К541РУ2 с объемом 512 байт;

- ПЗУ К573РФ2 с объемом 512 байт;

- Программируемый интервальный таймер К580ВИ53

- Канал последовательного ввода/вывода К580ВВ51;

- Модуль параллельного ввода/вывода К580ВВ55;

микроконтроллер схема шина

1. Хвощ С.Т., Варлинский Н.Н. «Микропроцессоры и микро-ЭВМ в системах автоматического управления». - Л.: Машиностроение, 1987

2.«Микропроцессоры и микропроцессорные комплекты интегральных схем»: Справочник. В 2 т. / В.-Б.Б. Абрайтис, Н.Н. Аверьянов, А.И. Белоус и др.; Под ред. В.А. Шахнова. - М.: Радио и связь, 1988

3. Калабеков Б.А. «Микропроцессоры и их применение в системах передачи и обработки сигналов»: Учеб. Пособие для вузов. - М.: Радио и связь, 1988

Размещено на .ru