Разработка нового подхода к расчету временных верификаций для библиотек стандартных ячеек, основанного на средствах схемотехнического моделирования, учитывающего межсхемные и внутрисхемные технологические отклонения необходимые для временного анализа.
При низкой оригинальности работы "Разработка метода описания задержек стандартных ячеек в цифровых интегральных схемах", Вы можете повысить уникальность этой работы до 80-100%
