Разработка кодека свёрточного кода с алгоритмом порогового декодирования - Курсовая работа

бесплатно 0
4.5 137
Способы задания систематических сверточных кодов с помощью многочлена, порождающей и проверочной матриц, разностных треугольников, совершенных разностных множеств. Разработка, обоснование электрической схемы кодирующего устройства, выбор элементной базы.

Скачать работу Скачать уникальную работу

Чтобы скачать работу, Вы должны пройти проверку:


Аннотация к работе
Министерство связи и информатизации Республики Беларусь "Высший государственный колледж связи" факультет заочного обученияВ современных высокоскоростных системах связи для обеспечения требуемой достоверности передачи информации широкое применение получили самоортогональные и ортогональные сверточные коды с алгоритмом порогового декодирования, что и будет рассмотрено в данном дипломном проекте.В общем виде кодирование информации сверточным кодом (СК) может быть представлено следующим образом Способ формирования кодовых символов, выполняемых согласно (1.1), соответствует форме записи свертки двух функций, что и послужило названию данных кодов. Обобщенная структурная схема кодера СК [1] представлена на рисунке 1.1. Входные информационные символы I(x) делятся на k0 символов, которые одновременно с каждым тактом поступают на входы кодера СК, в котором согласно (1.1) формируются кодовые символы п 0. Наивысшая степень m образующих многочленов G(j)(D) определяет длину регистра сдвига (PC) формирователя проверочных символов кодера и декодера, а также задержку информационных символов или глубину влияния любого информационного символа на выходную кодовую последовательность (точнее, на формирование символов проверочной последовательности).Это определяется изза полубесконечной структуры порождающей матрицы СК, имеющей вид (1.5) Проверочная матрица H?(x) СК как и порождающая матрица является полубесконечной где n0=k0 l, I0=n0-k0, N=m l, - совокупность проверочных подматриц, имеющих форму треугольника. Из данной проверочной матрицы следует, что для ССК с R=k0/n0=(n0-1)/n0 проверочная матрица Н?(х) содержит (n0-k0) строк и k0 столбцов проверочных треугольников. Каждый из проверочных треугольников HDI,ko i i=l,2,...; k0=l,2,... проверочной матрицы Н?(х) в общем случае имеет вид (1.11) По данному проверочному треугольнику можно определить параметры ССК с алгоритмом порогового декодирования (ПД): - поскольку задан один проверочный треугольник, то k0=l, n0=k0 l=2, R=k0/n0=1/n0=1/2;Разностный треугольник представляет собой совокупность целых, действительных и неповторяющихся чисел, записанных в форме треугольника. Для всех разностных треугольников общим числом является "0", который не указывается в совокупности чисел, однако учитывается при выборе степеней ненулевых членов порождающих полиномов. Очевидно, что число "0" определяет нулевую степень первого ненулевого члена порождающих полиномов. Степени ненулевых членов порождающих полиномов по заданным или построенным разностным треугольникам можно найти путем выбора чисел: левого крайнего столбца разностного треугольника, считывая их сверху вниз и дополняя числом "0" или, верхней строки разностного треугольника в следующей последовательности: первое число - показатель степени второго ненулевого члена порождающего полинома; сумма первого и второго числа первой строки разностного треугольника определяют показатель степени третьего ненулевого члена порождающего полинома и т.д. Как отмечалось выше, числа, входящие в разностные треугольники, должны быть целыми, действительными и неповторяющимися.Выходной сигнал демодулятора квантуется на Q=2 уровня (жесткое решение); РС/РШ = 10ДБ, иначе нет возможности подобрать код для данного типа модуляции и канала связи; К основным параметрам ССК с алгоритмом ПД относятся: R=k0/n0 - скорость передачи кода; k0 - длина миниблока информационных символов или количество информационных подпотоков, на которое распределяется входной информационный поток I(D), n0=k0 1 - длина миниблока кодовых символов; Выбор корректирующей способности ССК должен производиться как с учетом выбранной модели канала связи, так и с учетом увеличения в n0/k0 раз входной скорости передачи информации.Разработку структурной схемы кодирующего устройства ССК следует выполнять с определения основных функций кодера, к которым следует отнести: - деление (разделение) символов входного информационного потока I(D) на k0=4 информационных подпотока - I1(D), I2(D), I3(D), I4(D); От источника дискретной информации входная информация поступает на коммутатор распределения информации, где преобразуется в четыре параллельных потока информации I1(D), I2(D), I3(D), I4(D). Разработку структурной схемы порогового декодера ССК производим по следующей методике, в соответствии с которой основными функциями порогового декодера являются: - демодуляция и деление символов входящей кодовой последовательности Т(D) на четыре подпотока, три из которых являются информационными подпотоками, а один (четвертый) подпоток является подпотоком переданных проверочных символов; КОИ-4/1 - коммутатор объединения информации, объединяющий символы четырех информационных подпотоков в единый информационный поток. На рисунке 4.1 приведена функциональная схема КРИ-1/4 ССК, а на рисунке 4.2 приведены временные диаграммы, поясняющие принцип работы КРИ-1/4.

План
Содержание

Введение

1. Способы задания систематических сверточных кодов

1.1 Задание ССК с помощью образующего многочлена

1.2 Задание ССК с помощью порождающей и проверочной матриц

1.3 Задание ССК с помощью разностных треугольников

1.4 Задание ССК с помощью совершенных разностных множеств

2. Выбор и обоснование параметров ССК

3. Разработка и обоснование структурной схемы кодека

3.1 Разработка и обоснование структурной схемы кодера

3.2 Разработка и обоснование структурной схемы декодера

4. Разработка и обоснование функциональной схемы кодека

4.1 Разработка и обоснование функциональной электрической схемы кодирующего устройства

4.2 Разработка и обоснование функциональной электрической схемы декодирующего устройства

5. Разработка принципиальной электрической схемы кодека

5.1 Выбор и обоснование элементной базы

5.2 Разработка принципиальных электрических схем функциональных узлов кодирующего устройства

5.3 Разработка принципиальных электрических схем функциональных узлов декодирующего устройства

Заключение

Литература

Вы можете ЗАГРУЗИТЬ и ПОВЫСИТЬ уникальность
своей работы


Новые загруженные работы

Дисциплины научных работ





Хотите, перезвоним вам?