Ознакомление с временной диаграммой тактовой и кадровой синхронизации данных. Рассмотрение структурной схемы кодека, основанного на микроконтроллере. Разработка кода программы. Характеристика математических принципов кодирования и декодирования.
Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Московский государственный технический университет радиотехники, электроники и автоматики" Факультет радиотехнических и телекоммуникационных систем КОНТРОЛЬНАЯ РАБОТА по дисциплине «Цифровые устройства и микропроцессоры»Систематическим (n,k,d) кодом называется блочный код, у которого первые символов - информационные, а остальные (n-k)-проверочные. Кодовое слово можно формально представить в виде многочлена степени (n-1) от , причем коэффициенты при соответствующих степенях являются символами кодового слова В систематическом коде коэффициенты при xn-1,….,xn-k будут всегда выбираться в качестве информационных, а последние символов, т.е. коэффициенты при xn-k-1,xn-k-2,..,x0 в качестве проверочных символов. Представление кодового слова в виде многочлена степени (n-1) позволяет характеризовать блочный циклический код также двумя многочленами: порождающим и проверочным . Пусть - многочлен, в качестве коэффициентов которого при слагаемых содержащих , выбраны информационные символы, а коэффициенты при слагаемых со степенями меньшими, чем , равны нулю.В данной работе будет спроектирован кодек блочного кода на микроконтроллере в соответствии с исходными данными: Скорость передачи информационных символов равна 1200 Бод, длина кода n=21, длина информационного блока k=14, порождающий многочлен g(x)= . Будет использован микроконтроллер Freescale MC68HC11E1, сдвиговые регистры SN74ALS164, регистр-защелка MC74HC373 (8-разрядные). В блоке кодера присутствуют (слева направо): · Сдвиговые регистры для преобразования последовательного кода в параллельный и инвертор для синхронизации его с микроконтроллером Блок декодера аналогичен блоку кодера, за исключением того, что в нем отсутствует преобразование параллельного кода в последовательный, и регистры имеют большую разрядность, т.к. кодовое слово занимает 3 байта, а информационный блок - 2.Информация, пришедшая в последовательном виде как информационный блок, подается на вход двух 8-битных сдвиговых регистров, соединенных последовательно: Рис.3 Принцип преобразования последовательных информационных блоков в параллельные На входы С приходят тактовые импульсы, на входы R приходят импульсы синхронизации по кадрам (блокам). Когда оба регистра заполняются, они хранят в себе 16-разрядное слово, 14 разрядов которого - информационный блок, а два старших разряда - нули; в этот момент приходит импульс синхронизации по кадрам одновременно на микроконтроллер, который по этому запросу начинает считывать получившуюся информацию через два 8-разрядных параллельных порта, настроенных на ввод, а регистры обнуляются, и снова начинают заполняться вновь прибывающим словом. Чтобы реализовать кодек, потребуется 5 портов, работающих на ввод и 3, работающих на вывод: в кодере 2 - для ввода информационного блока, 1 - для вывода проверочного блока (информационный блок «присоединяется» к нему извне. Три вывода этого регистра, соответствующие младшим разрядам адреса (т.е. помеченным как «х» в 8 младших разрядах адресов 1f00…1f07 - 00000ххх в двоичной форме) подключены к дешифратору 3х8, выводы которого, в свою очередь, подключены вместе с выходом элемента 8И к элементам 2И-НЕ; их выходы подключаются к выводам выборки кристаллов CS внешних портов.
План
Оглавление
Введение
1. Анализ задания
2. Структурная схема кодека
3. Код программы
Вы можете ЗАГРУЗИТЬ и ПОВЫСИТЬ уникальность своей работы