Анализ архитектуры, структуры и элементной базы существующих ОЗУ и системных шин компьютеров. Разработка структурной и принципиальной схемы адаптера связи оперативного запоминающего устройства с синхронной системной шиной. Выбор элементов и узлов ОЗУ.
На сегодняшний день компьютеры проникли во все сферы деятельности человека, начиная с начального образования и заканчивая изучением новейших технологий, изучения новых видов материи, неизвестных пока человечеству. Применение компьютерных технологий облегчает процесс образования в средних и высших учебных заведениях, как самих учеников, студентов, так и рабочего персонала. Автоматизация обработки информации позволяет в считанные секунды проделать работу, на которую раньше терялись недели, информирование руководителей о состоянии предприятий и рабочих мест происходит мгновенно. Оперативное запоминающее устройство - (ОЗУ, RAM - Random Access Memory) позволяет записывать и считывать данные средствами микропроцессора. Системная шина - основная интерфейсная система компьютера, обеспечивающая сопряжение и связь всех его устройств между собой.Одним из основных компонентов компьютера является оперативная память, которая служит местом хранения информации и для дальнейшей ее передачи процессору, жесткому диску, другим внешним устройствам. Оперативная память является тем местом, где хранятся данные и команды, с которыми работает центральный процессор, и представляет собой схему из огромного количества мельчайших конденсаторов и транзисторов (одна такая пара позволяет обычно хранить один бит). Центральный процессор управляет загрузкой программы, данных в оперативную память, далее происходит работа с данными, находящимися в оперативной памяти, а не на жестком диске. Если требуются данные, которые находятся на жестком диске, то информация вначале загружается в оперативную память, после чего она вызывается для обработки центральным процессором. То есть центральный процессор работает с инструкциями и данными, которые находятся в оперативной памяти, а все другие устройства (диски, магнитная лента, модемная связь и пр.) действуют через нее.Так память DDR200 может иметь название РС1600, память DDR266 название РС2100 (пропускная способность - 2133 мегабайт в секунду), DDR300 - РС2400, DDR333 - РС2700 (пропускная способность - 2 667 Мбайт/сек), DDR400 - РС3200, DDR433 - РС3500 (3 467 Мб/с), DDR466 - РС3700, DDR500 - РС4000, DDR533 - РС4300 (4 267Мб/с). Чтобы увеличить надежность памяти, иногда добавляется девятый бит, называемый битом четности, который принимает значение таким образом, чтобы сумма всех девяти бит составляла определенную величину по модулю два (0 или 1), и нарушение этого правила означает ошибку в памяти. шина PC/XT - 8-разрядная шина данных и 20-разрядная шина адреса, рассчитанная на тактовую частоту 4,77 МГЦ; имеет 4 линии для аппаратных прерываний и 4 канала для прямого доступа в память (каналы DMA - Direct Memory Access). Теоретическая пропускная способность шины - 33 Мбайт/с, причем скорость обмена по каналу МП - кэш - ОП определяется параметрами микросхем памяти; увеличено число разъемов расширений - теоретически может подключаться до 15 устройств (практически до 10). Улучшена система прерываний, поддерживается Bus Mastering - режим единоличного управления шиной со стороны любого из устройств на шине, имеет систему арбитража для управления доступом устройств к шине.Для разработки структурной схемы устройства представим структурную схему адаптера связи оперативной памяти, показанную на рис. 2: Рисунок 2 - Структурная схема адаптера связи оперативной памяти БПРИ - блок приема информации; Для разработки структурной схемы устройства нам надо разработать следующие блоки: БУ, БВИ, БПРИ, РА, ДХ, ДУ, в результате получим: Рисунок 3 - Структурная схема адаптера связи ОЗУ с синхронной системной шинойДля блока управления нам понадобятся следующие составляющие: - элемент «И» (AND) - конъюнктор; Рисунок 4 - Структурные элементы блока управления: а) конъюнктор, б) дизъюнктор, в) RS-триггер Для блоков выдачи информации, приема информации и регистра адресов нам понадобится элемент, показанный на рис. Опишем элементы регистра: CLR’ - сброс регистра (начальная установка); S0, S1 - управляющие входы, имеют 4 режима, представленные в таблице 1;Разработка блока управления: Рисунок 7 - Принципиальная схема блока управления Подаваемые на вход сигналы, через элементы «И» и «ИЛИ», проходят на RS-триггеры, затем следуют к управляющему входу (S0) на БВИ и БПРИ напрямую, и через элемент «ИЛИ» к управляющему входу (S0) к РА. Разработка блока выдачи информации, блока приема информации и регистра адресов: Данные блоки состоят из 8-ми разрядных универсальных регистров, показанных на рис. Разработка дешифраторов по оси X и Y: Сигналы РА из его параллельных информационных выходов (QA, QB, QC, QD) подаются на параллельные информационные входы (A, B, C, D) дешифраторов, а оттуда в куб памяти, где записывается определенная информация с адресом по осям X и Y.В результате проведенной работы был разработан адаптер связи ОЗУ с синхронной системной шиной, состоящий из следующих блоков: БУ, БВИ, БПРИ, РА и дешифраторов, и выполняющий функцию согласования ОЗУ с шиной.
План
СОДЕРЖАНИЕ
ПЕРЕЧЕНЬ СОКРАЩЕНИЙ
ВВЕДЕНИЕ
1. АНАЛИЗ СУЩЕСТВУЮЩИХ УСТРОЙСТВ
1.1 Анализ архитектуры и структуры существующих устройств
1.2 Анализ элементной базы существующих устройств
2. РАЗРАБОТКА АДАПТЕРА СВЯЗИ ОЗУ С СИНХРОННОЙ СИСТЕМНОЙ ШИНОЙ
2.1 Разработка структурной схемы устройства
2.2 Выбор элементной базы устройства
2.3 Разработка принципиальной схемы устройства
ЗАКЛЮЧЕНИЕ
СПИСОК ЛИТЕРАТУРЫ
Вывод
В результате проведенной работы был разработан адаптер связи ОЗУ с синхронной системной шиной, состоящий из следующих блоков: БУ, БВИ, БПРИ, РА и дешифраторов, и выполняющий функцию согласования ОЗУ с шиной.
Получены следующие результаты: 1. Проанализированы существующие ОЗУ и системные шины компьютеров;
2. Разработана структурная схема адаптера связи ОЗУ с синхронной системной шины;
3. Выбраны элементы и узлы устройства;
4. Разработана принципиальная схема устройства.
Список литературы
1. Бройдо В.Л. Вычислительные системы, сети и телекоммуникации: Учебник для вузов. 2-е изд. - СПБ.: Питер, 2004. - 703 с.
2. Пятибратов А.П. и др. Вычислительные системы, сети и телекоммуникации: Учебник. - 2-е изд., перераб. и доп. /А.П. Пятибратов, Л.П. Гудыно, А.А. Кириченко; Под ред. А.П. Пятибратова. - М.: Финансы и статистика, 2001. - 512 с.
3. Олифер В.Г., Олифер Н.А. Сетевые операционные системы. - СПБ.: Питер, 2007. - 539 с.
4. Гусев В.Г. Электроника и микропроцессорная техника: учебник для вузов / В.Г. Гусев, Ю.М. Гусев. - 5-изд., стер. - М.: Высшая школа, 2008. - 798 с.
5. Келим Ю.М. Типовые элементы систем автоматического управления: учебное пособие для студентов учреждений среднего проф. образования. - М.: Форум: Инфра-М, 2007. - 384 с.
6. Музылева И.В. Элементарная база для построения цифровых систем управления: учебное пособие. - М.: Техносфера, 2006. - 144 с.
7. Гудвин Г.К. Проектирование систем управления / Гудвин Г.К., Гребле С.Ф., Сальгадо М.Э. - М.: БИНОМ, 2010. - 911 с.
8. Дорф Р.К. Современные системы управления / Дорф Р.К, Бишон Р.Х. - М.: Лаборатория базовых знаний, 2004. - 832 с.
10. Аппаратура радиоэлектронная бытовая. Входные и выходные параметры и типы соединений. Технические требования: ГОСТ Р 517721-2001. - Введ. 2002-01-01. - М.: Изд-во стандартов, 2001. - 27 с.
11. Единая система конструкторской документации. Общие требования к текстовым документам. Межгосударственный стандарт ГОСТ 2.105-95. - Введ. 1995-09-08. - М.: Изд-во стандартов, 1996. - 25 с.
12. Чье Ен Ун. Схемотехника. Лабораторный практикум. - Петропавловск-Камч.: Изд-во КАМЧАТГТУ, 2002. - 56 с.
Размещено на .ru
Вы можете ЗАГРУЗИТЬ и ПОВЫСИТЬ уникальность своей работы
