Скачать Реферат на тему Процессорная архитектура Sun SPARC. SPARC T3 бесплатно и без регистрации

бесплатно 0

4.5 67

Реферат Архитектура вычислительных систем Программирование, компьютеры и кибернетика Размещено: 09.01.2019

Задачи разработчиков следующего поколения многопроцессорных и многопоточных процессоров Oracle. Архитектура процессора SPARC T3. Интерфейсы когерентных связей, ядро процессора. Особенности конвейера, интегрированные сети, управление электропитанием.

Скачать работу Скачать уникальную работу

Чтобы скачать работу, Вы должны пройти проверку:

Аннотация к работе

В Sun говорят, что для процессора можно будет покупать отдельную плату кеш-памяти третьего уровня, как это делала IBM в процессорах Power 4 и 5. В новой версии появится еще и поддержка алгоритма шифрования SHA-2. процессор архитектура ядро интерфейс Увеличение числа ядер, поддерживаемых каждым процессором, разработка нового конвейера с плавающей точкой и дальнейшее увеличение сетевой пропускной способность позволило обеспечить приблизительно двойною пропускную способность процессоров ULTRASPARC T2 и T2 Plus. Каждый процессор SPARC T3 поддерживает до 16 ядер, при этом каждое ядро в состоянии переключаться между восемью потоками (128 потоков на процессор), используя измененный алгоритм LRU для выбора потока.

План

Оглавление

Структурная нотация

Введение

Общая информация

Архитектура процессора SPARC T3

Ядро процессора SPARC T3

Особенности конвейера

Интегрированные сети

Потоковый Процессор

Интегрированная поддержка PCI Express второго поколения

Управление электропитанием

Список литературы

Структурная нотация

P (SPARC T3) = 16Core X (8*9 Crossbar) 2Coherence Plane

· Core - ядро процессора;

· Crossbar - коммутатор для взаимодействия ядер с разделяемыми ресурсами;

· Coherence Plane - когерентный уровень.

Coherence Plane = Csh2 2COU {MC, 3LFU}

· Csh2 - кэш-память второго уровня;

· COU (Coherence and Ordering Unit) - модуль когерентности и упорядочивания;

· MC (Memory Controller) - контроллер памяти;

· FLU (Link Framing Unit) - модуля структурирования связей.

Core = Csh1 - Rg - Ep{2Bp64, Fp64}

· Csh1 - кэш-память первого уровня;

· Rg - регистры;

· E - исполнительное устройство;

· B - устройство исполнения целочисленных операций;

· F - устройство исполнения операций с плавающей точкой;

· p (Pipeline) - конвейер (Ep, Bp, Fp).

Rg = {320Rg1 (IRF) 64, 64Rg2 (FPRF) 64,}

· IRF (Integer Register File) - целочисленный регистровый файл;

· FPRF (Floating-Point Register File) - регистровый файл с плавающей точкой.

Csh1= Csh1i (16KB, ITLB) - Csh1d (8KB, DTLB)

· Csh1i - кэш-память команд первого уровня;

· Csh1d - кэш-память данных первого уровня;

· ITLB - буфер ассоциативной трансляции команд;

· DTLB - буфер ассоциативной трансляции данных.

Введение

Список литературы

1. Документация компании Oracle "Oracle"s SPARC T3-1, SPARC T3-2, SPARC T3-4 and SPARC T3-1B Server Architecture" от февраля 2011 года. http://www.oracle.com/technetwork/articles/systems-hardware-architecture/sparc-t3-server-architecture-176017. pdf

2. Oracle Data Sheet. http://www.oracle.com/us/products/servers-storage/servers/sparc-enterprise/t-series/sparc-t3-chip-ds-173097. pdf

3. Статья "Oracle показала работающие процессоры Sparc T3" от 22.09.2010. http://lenta. mk.ua/article/290928.html

4. Википедия http://en. wikipedia.org/wiki/SPARC_T3

Размещено на

Вы можете ЗАГРУЗИТЬ и ПОВЫСИТЬ уникальность
своей работы

Дисциплины научных работ

Посмотреть все работы

Процессорная архитектура Sun SPARC. SPARC T3 - Реферат

Чтобы скачать работу, Вы должны пройти проверку:

Дисциплины научных работ