Процесори формування та цифрової обробки даних зірково-магістральних комп’ютерних систем - Автореферат

Автореферат дисертації на здобуття наукового ступеня кандидата технічних наук ПРОЦЕСОРИ ФОРМУВАННЯ ТА ЦИФРОВОЇ ОБРОБКИ ДАНИХ ЗІРКОВО-МАГІСТРАЛЬНИХ КОМПЮТЕРНИХ СИСТЕМРобота виконана в Тернопільському національному економічному університеті Міністерства освіти і науки України. Науковий керівник: доктор технічних наук, професор Николайчук Ярослав Миколайович, Тернопільський національний економічний університет, завідувач кафедри спеціалізованих компютерних систем. Широчин Валерій Павлович, Національний технічний університет “Київський політехнічний інститут”, професор кафедри обчислювальної техніки кандидат технічних наук, доцент Захист відбудеться “31 ”_травня 2007 р. о _1400__годині на засіданні спеціалізованої вченої ради К 58.082.02 при Тернопільському національному економічному університеті за адресою: 46000, м.Досягнутий рівень сучасних технологій створення елементної бази мікропроцесорних систем по багатьох системних характеристиках інтегральних компонентів (швидкодії, габаритам, надійності) відповідає вимогам широкого класу застосувань спеціалізованих пристроїв та мікропроцесорів для оперативної обробки сигнальної інформації, яка формується, передається, обробляється, накопичується і зберігається в автоматизованих інформаційних системах. Важливість наукових та прикладних задач, які вирішуються за допомогою процесорів цифрової обробки даних (ПЦОД), зумовлюють незмінну увагу до досліджень та розробок альтернативних арифметико-логічних пристроїв для сигнальних процесорів та відповідних теоретикочислових базисів (ТЧБ). Наприклад, така проста операція, як інкрементування, тобто збільшення коду числа на одиницю, в базисі Радемахера потребує виконання n тактів наскрізного переносу, де n - розрядність операційного пристрою сумування. Дисертаційна робота присвячена розвязанню важливої науково-технічної задачі: створенню арифметико-логічних компонентів процесорів, що реалізовані на основі комплексного використання окремих переваг різних ТЧБ, успішне рішення якої забезпечить можливості суттєвого збільшення швидкодії процесорів при виконанні арифметико-логічних операцій та спростити їх апаратну реалізацію. Розроблена архітектура RCG - процесора з зірково-магістральною топологією, яка реалізує мультибазисні операції в теоретикочислових базисах Радемахера, Крестенсона, Галуа, що підвищує швидкодію та продуктивність процесора на 30-40% по відношенню до існуючих процесорів в базисі Радемахера.У другому розділі проведено аналіз ТЧБ: Унітарного, Хаара, Крейга, Уолша, Радемахера, Крестенсона та Галуа, що використовуються для побудови елементів та засобів обчислювальної техніки. Основним принципом створення RCG - процесора зірково-магістральної топології є одночасне використання теоретикочислових базисів Радемахера, Крестенсона, Галуа та управління перерозподілом виконання операцій, які вони виконують найефективніше. При реалізації операційного пристрою сумування в базисі Крестенсона-Галуа, порівняно з суматором в базисі Крестенсона, коефіцієнт ефективності при зростанні розрядної сітки процесорів зростає пропорційно із збільшенням значень модулів, що демонструє ефективність кодування даних в базисі Крестенсона-Галуа. Процесори в СЗК при виконанні операції матричного множення в базисі Крестенсона-Галуа можуть мати місце три випадки: 1.) існують такі пари операндів ai та bi, які мають однакові результати модульного сумування та множення, тобто: 2.) пари операндів ai та bi, в яких виконується умова: 3.) пари операндів ai та bi, в яких виконується умова: Проведенні дослідження дозволили запропонувати структуру та визначити системні характеристики процесора множення в базисі Крестенсона-Галуа. В результаті проведених теоретичних та схемо-технічних досліджень: створено принципово новий процесорний елемент швидкого множення та сумування по модулю, що використовує спільне обчислювальне середовище; реалізовано асоціативний метод дешифрації, що дозволяє використовувати комірки памяті як дешифруючі елементи і виключити класичний дешифратор, який присутній в стандартних процесорах; RCG - процесор на основі циклічної та рекурентної властивості кодів Галуа, використовує 2D память в той час, як процесори в базисі Радемахера - 3D память, що дозволяє значно скоротити обєм кристалу при однаковій розрядності та швидкодії.

ОСНОВНИЙ ЗМІСТ РОБОТИ