Задання режиму роботи погромного лічильника. Дослідження базової схеми ТТЛ та побудова тригера. Розрахунок керуючого сигналу на виході позики кінцевого лічильника двох послідовно з"єднаних реверсивних лічильників за 51-тим синхронізуючим сигналом.
На базі дослідженої схеми побудувати тригер з параметрами Розглянемо випадок, коли тільки на один з входів (X1) елементу подається низький рівень UBX = U0ВХ - транзистор Т1 знаходиться в прямому включенні, транзистори Т2 і Т3 працюють в інверсному режимі, транзистор Т - закрито. Так як транзистор T1 знаходиться в прямому включенні, струм у вузлі 4 практично дорівнює нулю, тому транзистор T закритий. Розглянемо випадок, коли на всі входи елемента (Х1, Х2, Х3) подається високий рівень UBX=U1ВХ, тоді транзистори Т1,Т2 і Т3 працюють в інверсному режимі. Функціональна схема тригера: Електронна схема тригера: Часова діаграма роботи тригера: Часова діаграма роботи тригера: На графіку зображено: v(S) - рівень напруги на асинхронному інверсному вході S, сигнал S встановлює тригер в «0» v(R) - рівень напруги на асинхронному інверсн. вході R, сигнал R встановлює тригер в «1» v(J) - рівень напруги на синхронному вході J v(K) - рівень напруги на синхронному вході K v(C) - вхідна частота, зміна стану тригеру відбувається за високим рівнем. v(Q) - рівень напруги на виході v(NQ) - рівень напруги на виході NОсобливістю двійкового лічильника є побудова за синхронним принципом, за яким всі тригери перемикаються одночасно від одного імпульсу. Встановлення в „0” реалізується за допомогою входу R незалежно від стану інформаційних, керуючих та входів попереднього запису. З виходу прямого подають сигнал на вхід прямого керуючого входу наступного каскаду.
Вывод
Особливістю двійкового лічильника є побудова за синхронним принципом, за яким всі тригери перемикаються одночасно від одного імпульсу.
Напрямок лічби задається станом керуючих входів. При прямій лічбі повинна бути напруга високого рівня на вході зворотної лічби. При зворотній лічбі - на вході прямої лічби.
Встановлення в „0” реалізується за допомогою входу R незалежно від стану інформаційних, керуючих та входів попереднього запису.
Для побудови лічильників з більшою розрядністю використовують виходи прямого та зворотного переносів. З виходу прямого подають сигнал на вхід прямого керуючого входу наступного каскаду. Сигнал займу подається на вхід зворотної лічби наступного каскаду.
Інформація із входів D0 - D3 знімається тільки після завершення сигналу дозволу запису, при цьому переводити виходи в нульовий стан не обовязково. Змінювати сигнали на входах D0 - D3 необхідно з урахуванням довжини сигналу на вході V.
При такій побудові перший лічильник буде рахувати від 0 до Fh, а другий (від 0 до Fh) * (Fh 1).
Список литературы
1. Компютерна електроніка. Конспект лекцій.
2. Дичка І.А., Жабін В.І., Тарасенко В.П. Компютерна схемотехніка. Проектування типових вузлів компютерних систем. Методичні вказівки до виконання лабораторних робіт. Київ, НТУУ „КПІ”, 2006.
Размещено на
Вы можете ЗАГРУЗИТЬ и ПОВЫСИТЬ уникальность своей работы
