Проектування моделей цифрових автоматів для генерації тестів у середовищі Active-HDL - Автореферат

ХАРКІВСЬКИЙ ДЕРЖАВНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ АВТОРЕФЕРАТ дисертації на здобуття вченого ступеня кандидата технічних наукРобота виконана в Харківському державному технічному університеті радіоелектроніки, Міністерство освіти і науки України. Науковий керівник доктор технічних наук, ПРОФЕСОРХАХАНОВ Володимир Іванович, Харківський державний технічний університет радіоелектроніки, професор Захист відбудеться 27 березня 2001 року о 14 годиі на засіданні спеціалізованої вченої ради Д 64.052.02 у Харківському державному технічному університеті радіоелектроніки за адресою: 61166, м. З дисертацією можна ознайомитися в бібліотеці Харківського державного технічного університету радіоелектроніки за адресою: 61166, м.Це визначається: зниженням їхньої вартості за рахунок упровадження технології Hardware-Software Cooperation, високим ступенем інтеграції (до 12 млн. вентилів на кристалі), зменшенням часу реалізації проекту (2 - 4 тижні) на основі використання Field Programable Gate Array (FPGA), Complex Programable Logic Device (CPLD), низькою вартістю проекту в порівнянні з використанням сигнальних чи універсальних процесорів, наявністю ефективних програмних засобів автоматизованого проектування цифрових обчислювальних пристроїв. При існуючому різноманітті вихідних форм опису проектів можна виділити найбільш популярні у світі: аналітичні - мови опису апаратури, графічні або візуальні - ієрархічні цифрові структури і схеми, графи переходів автоматів. Сутність роботи складається у використанні змістовних графів автомата для генерації тестів, що перевіряють, детермінованими методами з метою верифікації цифрових проектів на алгоритмічному рівні його зображення. розробка лінгвістичного, інформаційного, програмного, методичного забезпечень автоматичного генератора тестів ASFTEST, що підтримує стандарти VHDL, Verilog, і його інтегрування в систему проектування Active-HDL. цифровий автомат генерація тест Особистий внесок здобувача: [1] - математичні моделі змістовного графа автомата, генерації тестів для функцій збудження, зворотньої імплікації для розв,язання настановної задачі; [2] - модель предикатної функції збудження управляючого автомата, моделі несправностей змістовного графа автомата і предикатних функцій збудження, детермінований метод генерації тестів для змістовного графа автомата на основі модифікації П-алгоритма для предикатних функцій, програмна реалізація системи генерації тестів ASFTEST; [3] - моделі несправностей і виконання прямої імплікації на кубічних покриттях; [4] - адаптація автоматної моделі до опису базових осередків однорідних обчислювальних структур у табличній формі з метою спрощення задачі генерації тестів; [5-7] - моделі процесів виконання прямої і зворотньої імплікацій на кубічних покриттях цифрових автоматів; [8] - розробка алгоритму переходу від змістовного графа мікропрограми до змістовного графа автомата; [9] - алгоритмічна і програмна реалізація системи генерації тестів для цифрових автоматів.