Проектирование устройства для приема данных - Контрольная работа

В данном курсовом проекте необходимо разработать устройство, которое производит прием данных с АЦП в режиме прямого доступа к памяти (ПДП).В данном курсовом проекте принято решение ввести в ОЗУ 1000 отсчетов (N0=1000) из АЦП, каждый из которых составляет 1 байт. Поэтому удобно взять 10 разрядное ОЗУ, объем которой составляет 210 байт = 1024 байт.Основные операции обработки данных (сложение, вычитание, логические действия) типа регистр-регистр выполняются за три такта, что обеспечивает быстродействие 1.66*106 операций/сек. при периоде тактовых импульсов 200 нс. Схема формирования тактовых импульсов вырабатывает сигналы: CLK - тактовой частоты для МП К1810ВМ88, PCLK - тактовой частоты для управления периферийными БИС, OSC - тактовой частоты задающего генератора, необходимые для управления устройствами, входящими в систему, и для синхронизации. Так как вход F/C подключен к “земле”, то ГТИ работает в режиме формирования сигналов от внешнего генератора, а именно, от кварцевого резонатора ZQ, подключенного к входам Х1 и Х2. Схема формирования сигнала сброса RESET имеет на входе триггер Шмитта, а на выходе - триггер, формирующий фронт сигнала RESET по срезу CLK. Сигнал C/D определяет вид информации: при низком уровне лог.0 передаваемая информация представляет собой данные; при высоком уровне лог.1 передаваемая информация является словом состояния (служебной информацией, определяющей состояние ВВ51) либо представляет собой управляющие слова, передаваемые из МП для обеспечения в ВВ51 требуемых функций.Принцип работы ВВ51 по передаче данных следующий: Необходимо сначала запрограммировать ВВ51, записав в ВВ51 инструкции режима и инструкции команды в соответствии с таблице 2 и форматами управляющих слов, указанными выше. Режим ПДП является самым скоростным способом обмена, который реализуется с помощью специальных аппаратных средств - контроллеров ПДП (КПДП) без использования программного обеспечения. Управление обменом осуществляется специальной логической схемой, формирующей в зависимости от типа обмена пары управляющих сигналов: MR, IOW (циклы чтения), MW, IOR (циклы записи). Из изложенного следует, что контроллер ПДП по запросу должен взять на себя управление системными шинами и выполнять совмещенные циклы чтения/вывода или записи/ввода до тех пор, пока содержимое счетчика циклов ПДП не будет равно нулю. В данном режиме циклы ПДП осуществляются до момента установления бита ТС в регистре условий, т.е. когда счетчик циклов ПДП CWR примет значение FFFFH или передача остановится по внешнему сигналу ЕОР.Они состоят из восьми информационных триггеров (Т) с выходными схемами с тремя состояниями, общими сигналами записи информации STB и управления выходными схемами ОЕ. Запоминание (защелкивание) в информационных триггерах осуществляется при переходе STB от высокого уровня к низкому. Этот сигнал подключается к выводу МП ALE. Сигнал OE управляет выходными буферами: при ОЕ = 0 буфер отпирается, при ОЕ = 1 он устанавливается в высокоомное Z-состояние. В схеме этот сигнал подключается к “земле”.Во время обращения к какому-нибудь устройству должно работать только одно оно. Рассмотрим таблицу 6, в которой представлена реализация разделения адресного пространства. Помимо разделение адресного пространства с помощью вывода выбора кристалла, производится разделение с помощью логики, на основе микросхемы КР1533ЛЛ1.МП идет в PROM и по адресу 0FF0h выполняет пятибайтную команду JMP: 0000 0С00h. Далее идет инициализация: сначала инициализируются РОНЫ, потом инициализируется устройства: К1810ВТ37, КР580ВВ51. При инициализации К1810ВВТ37 сначала в КПДП передается команда управления, затем организуется цикл, в котором поочередно для каждого канал передается команда установки режима и затем загружаются константы.0FF0h: jmp 0000h; переход на начало инициализации устройств (CS=0C00h) ; ---------------------------------------инициализация К1810ВТ37----------------mov al, 01000000b out 11101000b, al; запись в регистр команд управления mov cx, 0004h; количество циклов равно числу каналов КПДП mov bl, 11100000b mov dl, 10000100b; режим блочной передачи 01Ah: out 11101011b, dl; запись в регистр режима mov al, 00h out bl, al; загрузка мл. байта в регистры BAR и CAR mov al, 00h out bl, al; загрузка ст. байта в регистры BAR и CAR inc bl mov al, 0e9h out bl, al; загрузка мл. байта в регистры WCR и CWR mov al, 03h out bl, al; загрузка ст. байта в регистры WCR и CWR inc bl inc dl loop 001AhВ результате проектирования получено устройство, которое обеспечивает прием данных их обработку и вывод на индикацию.

Содержание

1. Техническое задание

2. Анализ техническое задание

3. Выбор элементной базы

3.1 Применение микропроцессора К1810ВМ88

3.2 Применение генератора тактовых импульсов К1810ГФ84

3.3 Применение программируемого последовательного интерфейса КР580ВВ51

3.4 Применение контроллера прямого доступа к памяти К1810ВТ37

3.5 Применение АЦП последовательного приближения К572ПВ3

3.6 Выбор логики для сопряжения устройств

4. Разделение адресного пространства

5 Алгоритм работы системы

6. Программа

Заключение

Литература

1. Техническое задание

-

Инструкции режима и инструкции команды необходимо переслать в ВВ51 до начала работы. [2]

Принцип работы ВВ51 по передаче данных следующий: Необходимо сначала запрограммировать ВВ51, записав в ВВ51 инструкции режима и инструкции команды в соответствии с таблице 2 и форматами управляющих слов, указанными выше. Теперь ВВ51 готов передать данные.

Для работы в ВВ51 передается инструкция режима и инструкция команды следующего содержания: D7 D6 D5 D4 D3 D2 D1 D0

0 0 1 0 0 0 0 1

В ней D5 = 1 предусматривает выдачу из ВВ51 в ВУ сигнала запроса готовности приемника терминала RTS; D0 = 1 свидетельствует о том, что предстоит вывод данных в ВУ.

3.4 Применение контроллера прямого доступа к памяти К1810ВТ37

Режим ПДП является самым скоростным способом обмена, который реализуется с помощью специальных аппаратных средств - контроллеров ПДП (КПДП) без использования программного обеспечения. Для осуществления режима ПДП контроллер должен выполнить ряд последовательных операций (рисунок 1): 1) принять запрос DREQ на ПДП от ВУ;

2) сформировать запрос HRQ на захват шин для ЦП;

3) принять сигнал HLDA, подтверждающий этот факт после того, как ЦП войдет в состояние захвата (ШД, ША, ШУ в z-состоянии);

4) сформировать сигнал DACK, сообщающий ВУ о начале выполнения циклов ПДП;

5) сформировать на ША адрес ячейки памяти, предназначенный для обмена;

6) выработать сигналы MR, IOW и MW, IOR, обеспечивающие управление обменом;

7) по окончании ПДП либо повторить цикл ПДП, изменив адрес, либо прекратить ПДП, сняв запросы на ПДП.

Циклы ПДП выполняются с последовательно расположенными ячейками памяти, поэтому контроллер ПДП должен иметь счетчик адреса ОЗУ. Число циклов ПДП определяется специальным счетчиком. Управление обменом осуществляется специальной логической схемой, формирующей в зависимости от типа обмена пары управляющих сигналов: MR, IOW (циклы чтения), MW, IOR (циклы записи).

Из изложенного следует, что контроллер ПДП по запросу должен взять на себя управление системными шинами и выполнять совмещенные циклы чтения/вывода или записи/ввода до тех пор, пока содержимое счетчика циклов ПДП не будет равно нулю.

Рисунок 1 - Структурная схема МПС с контроллером ПДП.

В данном курсовом проекте КПДП [1] работает в режиме блочной передачи. В данном режиме циклы ПДП осуществляются до момента установления бита ТС в регистре условий, т.е. когда счетчик циклов ПДП CWR примет значение FFFFH или передача остановится по внешнему сигналу ЕОР. В данном случае вывод EOP не используется и поэтому подключен через резистор к шине питания ( 5В) для предотвращения формирования ложных сигналов окончания процесса. В данной работе КПДП выполняет запись данных, то есть осуществляется передача данных от ВУ к ОЗУ. Контроллер в этом случае активизирует сигналы MEMW и IOR.

Программирование контроллера осуществляется только в пассивном состоянии или при наличии на входе HLDA напряжения низкого уровня, если даже присутствует сигнал HRQ. Начальную инициализацию контроллера необходимо осуществить сразу же после включения напряжения питания по всем каналам, если даже они не используются, загружая команды и константы. Адреса внутренних регистров контроллера определяются кодом на выводах A3-A0, которые представлены в таблице 3.

Таблица 3

A3 A2 A1 A0 Команда Операция

1 0 0 0 Ввод Чтение регистра состояния

1 0 0 0 Вывод Запись в регистр команд управления

1 0 0 1 То же Запись в регистр запросов

1 0 1 0 " Установка всех разрядов маски

1 0 1 1 " Запись в регистр режима

1 1 0 0 " Установка режима ввода младшего байта

1 1 0 1 Ввод Чтение регистра временного хранения

1 1 0 1 Вывод Общий сброс

1 1 1 0 То же Сброс всех разрядов маски

1 1 1 1 " Установки разрядов маски

В таблице 4 представлены коды на выводах A3-A0, соответствующие адресам регистров КПДП.

Таблица 4

A3A2A1А0КОМАНДАОПЕРАЦИЯ

0 0 0 0 Вывод Загрузка мл. /ст. байта в регистры BAR и CAR канала 0

0 0 0 0 Ввод Чтение содержимого CAR канала 0

0 0 0 1 Вывод Загрузка мл. /ст. байта в регистры WCR и CWR канала 0

0 0 0 1 Ввод Чтение содержимого CWR канала 0

0 0 1 0 Вывод Загрузка мл. /ст. байта в регистры BAR и CAR канала 1

0 0 1 0 Ввод Чтение содержимого CAR канала 1

0 0 1 1 Вывод Загрузка мл. /ст. байта в регистры WCR и CWR канала 1

0 0 1 1 Ввод Чтение содержимого CWR канала 1

0 1 0 0 Вывод Загрузка мл. /ст. байта в регистры BAR и CAR канала 2

0 1 0 0 Ввод Чтение содержимого CAR канала 2

0 1 0 1 Вывод Загрузка мл. /ст. байта в регистры WCR и CWR канала 2

0 1 0 1 Ввод Чтение содержимого CWR канала 2

0 1 1 0 Вывод Загрузка мл. /ст. байта в регистры BAR и CAR канала 3

0 1 1 0 Ввод Чтение содержимого CAR канала 3

0 1 1 1 Вывод Загрузка мл. /ст. байта в регистры WCR и CWR канала 3

0 1 1 1 Ввод Чтение содержимого CWR канала 3

В курсовом проекте программирование КПДП осуществляется следующим образом: загрузка команды установки режима; загрузка команды управления; загрузка констант во все каналы КПДП.

Формат команды установки представлен ниже:

В данной работе канал 0 работает в режиме блочной передачи (D7=1, D6=0), адреса после каждого режима ПДП инкрементируется (D5=0), выполняется цикл записи ПДП (D3=1, D2=0).

Формат команды управления представлен ниже:

В данной работе КПДП работает при условии, что на выходах DACK низкий уровень (D7=0); цикл записи нормальный (D5=0); приоритет фиксированный (D4=0); сжатие по времени не выполняется (D3=0); ПДП разрешено (D2=0); нормальная работа КПДП (D0=0).

Во время работы системы выполняется чтение слова-состояния, формат которого представлен ниже:

Чтение слова-состояния в цикле программе необходимо для того, чтобы проверить разряд ТС регистра состояния канала 0, который устанавливается в единицу после завершения блочной передачи данных.

3.5 Применение АЦП последовательного приближения К572ПВ3

Микросхема представляет собой сопрягаемый с МП АЦП последовательных приближений, выполненный по технологии КМОП [5]. Она построена таким образом, что АЦП обеспечивает основные условия сопряжения с МП, а именно: длина цифрового слова (число разрядов) на выходе преобразователя соответствует длине слова базовых типов отечественных БИС МП;

управление его работой осуществляется непосредственно сигналами от МП с минимальными аппаратными и программными затратами;

временные характеристики АЦП хорошо совпадают с временными характеристиками большинства типов БИС МП;

цифровые выходы преобразователя допускают прямое подключение ко входным портам и шине данных МП.

По отношению к МП микросхема АЦП может использоваться как статическая память с произвольной выборкой, память со считыванием или медленная память.

Алгоритм преобразования АЦП реализуется с помощью регистра последовательных приближений, включающего сдвигающий регистр и регистр памяти на RS-триггерах. В ней выполняется операция поразрядного сдвига логической 1 в направлении от старших разрядов к младшим, хранения результата преобразования и поразрядной записи состояний компаратора напряжений (КН) при сравнении входного аналогового напряжения АЦП и напряжения на выходе ЦАП.

Логические схемы управления и синхронизации регламентируют весь процесс преобразования и согласования АЦП с внешними устройствами. С их помощью при появлении внешних сигналов RD и CS формируются сигналы внутреннего управления: сброс, начала преобразования, управление буферным регистром и выходным сигналом BUSY.

По сигналу сброса АЦП устанавливается в исходное состояние, при котором в РПП записан код 10.00. По сигналу начала преобразования запускается внутренний асинхронный ГТИ, обслуживающий процесс преобразования и обмена данными.

При временном совпадении сигналов RD, CS и BUSY формируется сигнал управления регистром с логикой на три состояния. Помехозащищенность АЦП значительно повышена за счет применения стробируемого КН.

Состояния выводов АЦП в различных режимах работы с МП указаны в таблице 5. В данной работе АЦП работает с МП в режиме память со считыванием.

Таблица 5

Режим Состояние входов АЦП Состояние выходов АЦП Функциональное состояние АЦП

CS RD BUSY DB7?DB0

Статическая память с произвольной выборкой (СОЗУ) L H H z Начало преобразования

L H z>данные Считывание данных

L H данные>z Сброс

H x x z Отсутствие выборки

L H L z Промежуточные преобразования

L L z

L L z Запрещенное

Медленная память L H z>данные Считывание данных

L данные>z Сброс, начало преобразования

L L z Промежут. преобразования

L L z Запрещенное

Память со считыванием (ПЗУ) H H H z Отсутствие выборки z Начало преобразования

L L L z Преобразование

L L z>данные Считывание данных

H данные>z Сброс

H H H z Отсутствие выборкиВ результате проектирования получено устройство, которое обеспечивает прием данных их обработку и вывод на индикацию. Устройство реализовано в соответствии с техническим заданием.

К достоинствам данного решения можно отнести простоту решения, надежность работы и дешевизну микросхем. Недостатки проявляются в наличие погрешностей при реализации, например, часов, дополнительной логики. Усовершенствование системы возможно за счет применения более быстродействующих микросхем центрального процессора и обеспечения более обширных функциональных возможностей устройства за счет внедрения новых блоков и оптимизации программы.

1). Микропроцессорный комплект К1810: Структура, программирование, применение: Справочная книга/ Ю.М. Казаринов, В.Н. Номоков, Г.С. Подклетнов, Ф.В. Филиппов; Под ред. Ю.М. Казаринова. - М.: Высшая школа, 1990г.

2). Калабеков Б.А. Микропроцессоры и их применение в системах передачи и обработки сигналов: Учеб. Пособие для вузов. - М.: Радио и связь, 1998г.

3). Казаринов Ю.М., Номоков В.Н., Филиппов Ф.В. Применение микропроцессоров и МИКРОЭВМ в радиотехнических системах. Учеб. пособие для радиотехнич. спец. вузов. - М.: Высшая школа, 1988г.

4). Микропроцессоры. В 3-х кн. Кн.1. Архитектура и проектирование МИКРОЭВМ. Организация вычислительных процессов: Учеб. для втузов/П.В. Нестеров, В.Ф. Шаньгин, В.Л. Горбунов и др.; Под редакцией Л.Н. Преснухина. М.: Высшая школа, 1986г.

5). Федорков Б.Г., Телец В.А. Микросхемы ЦАП и АЦП: функционирование, параметры, применение. - М.: Энергоатомиздат, 1990.

Размещено на