Проектирование процессора с плавающей точкой семейства i486 - Курсовая работа

Устройство ППТ процессора i486 обеспечивает не только повышение скорости выполнения задач; оно делает доступным большинству пользователей функциональность и мощь точных численных расчетов.Команда FSUB m64real вычитает операнд, который находится в оперативной памяти в формате 64real, из вершины стека и возвращает разность в получатель. Операнд в регистровом стеке ST находится в формате 80real. Перед выполнением операции вычитания, операнд читается из ОП преобразуется в формат 80real. Формат команды представлен на рисунке 1.1: 7 0 7 0 7 0 7 0 Адрес операнда m32real определяется полями mod, r/m, sib и disp.Во внутренних операциях процессор с плавающей точкой (ППТ) использует представление вещественных чисел в формате с расширенной точностью РТ. Значащие цифры числа находятся в поле мантиссы (M). Поле порядка (E) показывает фактическое положение двоичной точки в разрядах мантиссы. Длина порядка составляет 15 бит. Порядок (E) задается в смещенной форме; он равен истинному порядку (П), увеличенному на значение смещения - смещ РТ=16383: E=П СМЕЩРТ.В данном курсовом проекте рассматривается один внешний формат: 64real (двойная точность). Формат ДТ представлен на рис.1.2. Значащие цифры числа находятся в поле мантиссы (М). Поле порядка (Е) показывает фактическое положение двоичной точки в разрядах мантиссы. Порядок Е задается в смещенной форме; он равен истинному порядку (П), увеличенному на значение смещения - смещ ДТ= 1023: Е = П смещ ДТПрограммная модель (рисунок 3.1) включает в себя кольцевой стек из восьми регистров R0 - R7, слово тегов TW, слово состояния SW и слово управления CW. ST (0) содержит последнее включенное в стек значение, регистр ST (1) - предпоследнее и т.д. Включение в стек осуществляет декремент TOP и загрузку в новую вершину стека. При извлечение, из стека данное читается из ST(0), а затем производится инкремент TOP. Так, при TOP=5 и i=2 выбирается регистр R7, при TOP=5 и i=6 - регистр R3 и т.д.На основании анализа заданных операций, укрупленная блок-схема процессора представлена на рисунке 4.1. БПФ и ОП связаны 80-битной шиной, через нее передаются данные из ОП в формате 80dec.БПФ осуществляет прямое преобразование из формата УПК в РТ. БР включает в себя регистровый стек, регистры слов тэгов, управления и состояния. При загрузке в стек передается из БПФ 80-битный операнд в формате РТ и записывается в вершину стека.Порядок выполнения операции состоит из следующих этапов: 1. чтение второго операнда из ОП; Адрес данного к началу операции уже вычислен и находится в адресном регистре EAR. Поэтому операнд выбирается в регистр чтения RGR за 2 обращения (рисунок 5.1): RGRW[31:0]:=MEM[EAR] Преобразование второго операнда из формата 64real в формат 80real включает в себя следующие действия: позиционирование прочитанного данного, т.е. размещение его в приемном регистре в некотором стандартном виде; сдвинуть мантиссу (биты 63:0) на один бит вправо и записать 1 в бит 63: M =1.R1(M)Порядок выполнения этой операции состоит из следующих этапов: 1. Чтение из оперативной памяти; Адрес данного к началу операции уже вычислен и находится в адресном регистре EAR. Поэтому операнд выбирается в регистр чтения RGR за одно обращение: RGRW [31:0]: =MEM [EAR]. Позиционирование: в данном случае позиционирование можно изобразить следующим образом (рисунок5.5): Рисунок 5.5 - Позиционирование m2byteВ курсовом проекте используется одноуровневая память данных емкостью 8 Кбайт и длиной слова ОП 32 бита. Адрес данного к началу операции уже вычислен и находится в адресном регистре EA.В данном курсовом проекте БПФ преобразует читаемое из формата источника в формат получателя. Для моего задания она включает в себя прямой преобразователь форматов (ППФ), коммутатор прямого позиционирования (КПП) со схемой управления СУПП.Блок регистров (рисунок 6.3) включает в себя регистровый стек ST, регистр тэгов TW, регистр управления CW, регистр состояния SW, регистр первого операнда RG1, схему анализа и модификации TW, CW и SW. ST имеет адресный вход А=ТОР (адресует вершину стека).БОД выполняет арифметическую операцию Fsub над поступающим на его входы операндами.На основании алгоритма операции FSUB (раздел 5.1) разработан блок вычитания (рис. Схема обработки знаков определяет действие над мантиссами и знак результата S3 в зависимости от операндов S1, S2 и знака разности мантисс (табл. В состав блока входят: сумматор коррекции порядка при сдвиге, схема преобразования ДК>ПК (инвертор, Сх. 1), коммутатор, сдвиговый регистр SH, схема округления (дешифратор ДШ, Сх. Входные данные поступают из регистра RG3 БОД, который будем рассматривать состоящим из субрегистров порядка Е3 и мантиссы М3. При переполнении мантиссы (дополнительный разряд М3[64]=1) на вход R регистра SH поступает сигнал вызывающий сдвиг регистра SH вправо на один разряд.В состав БМУ (рисунок 6.

Содержание

Техническое задание

Обозначения и сокращения

Введение

1. Описание команд: FSUBM64real - вычитание, FLDSWM2byte - загрузка слова состояния

2. Форматы данных

2.1 Внутренний формат

2.2 Внешний формат

3. Программная модель процессора

4. Блок-схема процессора

5. Алгоритмы операций

5.1 Алгоритм операции FSUBM64real

5.2 Алгоритм операции FLDSWM2byte

6. Структурные схемы блоков процессора

6.1 Блок памяти

6.2 Блок преобразования форматов

6.3 Блок регистров

6.4 Блок обработки данных

6.5 Блок вычитания: 6.6 Блок нормализации порядка и кругления

6.7 Блок микропрограммного управления

7. Структура микрокоманды

8. Моделирование операции

Заключение

Техническое задание процессов программный алгоритм схема

1. Система команд: FSUBM64real - команда вычитания

FLDSWM2byte - команда загрузки

2. Емкость ОП 8 Кбайт

3. Длина слова ОП 32 бита

4. Моделирование: вычитание мантисс и нормализация

Обозначения и сокращения

ОП - оперативная память ППТ - процессор с плавающей точкой ST - регистровый стек CW - слово управления SW - слово состояния TW - слово тегов БМУ - блок микропрограммного управления МК - микрокоманда БПФ - блок преобразования форматов БР - блок регистров EAR - адресный регистр MW - слово оперативной памяти ППФ - прямой преобразователь форматов БОД - блок обработки данных КПП - коммутатор прямого преобразования СУПП - схема управления прямым преобразованием RGA - регистр 1-го операнда RGB - регистр 2-го операнда MX - мультиплексор ПЗУ - постоянное запоминающее устройство БВО - блок выполнения операций