Принцип работы, характеристика и конструктивные параметры устройств оперативной памяти - Курсовая работа

бесплатно 0
4.5 163
Изучение основных технических характеристик оперативной памяти компьютера, используемой для современных вычислительных устройств. Особенности функционирования ОЗУ на основе графеновых нанолент или нанотрубок. Классификация видов оперативной памяти.

Скачать работу Скачать уникальную работу

Чтобы скачать работу, Вы должны пройти проверку:


Аннотация к работе
Принцип работы, характеристика и конструктивные параметры устройств оперативной памятиВ оперативной памяти временно сохраняются данные и команды, необходимые процессору для выполнения им операций. Оперативная память передает процессору данные непосредственно, либо через кэш-память. В современных вычислительных устройствах, оперативная память выполнена по технологии динамической памяти с произвольным доступом (англ. dynamic random access memory, DRAM). Понятие памяти с произвольным доступом предполагает, что текущее обращение к памяти не учитывает порядок предыдущих операций и расположения данных в ней. Так как IBM-PC совместимые компьютеры преобладают и в России, и в мире, то рассмотрим их оперативную память.Во-первых, частота шины памяти может отличаться от частоты системной шины (в качестве примера можно привести уже сравнительно давно существующий «асинхронный» режим работы памяти DDR SDRAM на платформах AMD K7 с чипсетами VIA KT333/400, в которых частоты системной шины процессора и шины памяти могут соотноситься как 133/166 или 166/200 МГЦ). Частота «системной шины» (под которой в данном случае понимается не шина Hyper Transport для обмена данными с периферией, а непосредственно «шина» тактового генератора) в этих платформах является лишь опорной частотой, которую процессор умножает на заданный коэффициент для получения собственной частоты. При этом контроллер памяти всегда функционирует на той же частоте, что и сам процессор, а частота шины памяти задается целым делителем, который может не совпадать с первоначальным коэффициентом умножения частоты «системной шины». Так, например, режиму DDR-333 на процессоре AMD Athlon 643200 будут соответствовать множитель частоты «системной шины» 10 (частота процессора и контроллера памяти 2000 МГЦ) и делитель частоты памяти 12 (частота шины памяти 166.7 МГЦ). Таким образом, под «синхронной» операцией SDRAM в настоящее время следует понимать строгую привязку временных интервалов отправки команд и данных по соответствующим интерфейсам устройства памяти к частоте шины памяти (проще говоря, все операции в ОЗУ совершаются строго по фронту/срезу синхросигнала интерфейса памяти).По большей части они оказываются похожими на микросхемы SDR SDRAM - так, оба типа микросхем, как правило, имеют одинаковую логическую организацию (при одинаковой емкости), включая 4-банковую организацию массива памяти, и одинаковый командно-адресный интерфейс. При этом внутренняя частота функционирования микросхем SDRAM совпадает с частотой внешней шины данных, а ширина внутренней шины данных SDR SDRAM (от непосредственно ячеек до буферов ввода-вывода) совпадает с шириной внешней шины данных. Напрашиваются два решения - можно либо увеличить в 2 раза внутреннюю частоту функционирования микросхем памяти (по сравнению с частотой внешней шины), либо увеличить в 2 раза внутреннюю ширину шины данных (по сравнению с шириной внешней шины). В этой архитектуре доступ к данным осуществляется «попарно» - каждая одиночная команда чтения данных приводит к отправке по внешней шине данных двух элементов (разрядность которых, как и в SDR SDRAM, равна разрядности внешней шины данных). С другой стороны, архитектура 4n-prefetch микросхем DDR2 позволяет достичь вдвое большую частоту внешней шины данных по сравнению с частотой внешней шины данных микросхем DDR - при равной внутренней частоте функционирования самих микросхем.Отличительной особенностью схемотехнического дизайна модулей памяти DDR3 является применение «сквозной», или «пролетной» (flyby) архитектуры передачи адресов и команд, а также сигналов управления и тактовой частоты отдельным микросхемам модуля памяти с применением внешнего терминирования сигналов (резистором, расположенным на модуле памяти). Рисунок 1.1 - Корпусировка микросхем DDR3 и DDR2: Рисунок 1.2 - «Пролетная» (flyby) архитектура передачи сигналов в модулях памяти DDR3: Различие между способом подачи адресов и команд, сигналов управления и тактовой частоты в модулях памяти DDR2 и DDR3 (на примере модулей, физический банк которых составлен из 8 микросхем разрядностью x8) представлено на рис. выше. В то же время, в модулях памяти DDR3 вследствие применения «пролетной» архитектуры подачи адресов и команд каждая из микросхем модуля получает команды и адреса с определенным отставанием относительно предыдущей микросхемы, поэтому элементы данных, соответствующие определенной микросхеме, также окажутся доступными с некоторым отставанием относительно элементов данных, соответствующих предыдущей микросхеме в ряду, составляющем физический банк модуля памяти. В связи с этим, с целью минимизации задержек, в модулях памяти DDR3, по сравнению с модулями DDR2, реализован несколько иной подход ко взаимодействию контроллера памяти с шиной данных модуля памяти.

План
Содержание

Введение

1. Современная оперативная память

1.1 Память SDRAM

1.2 Память DDR/DDR2 SDRAM

1.3 Память DDR3 SDRAM

1.4 Память RAMBUS (RDRAM)

2. Перспективы развития оперативной памяти

2.1 Память MRAM. Голографическая память

2.2 Память на основе графеновой наноленты

2.3 Оперативная память на нанотрубках

Заключение

Библиографический список

Вы можете ЗАГРУЗИТЬ и ПОВЫСИТЬ уникальность
своей работы


Новые загруженные работы

Дисциплины научных работ





Хотите, перезвоним вам?