Временные характеристики переключения логических элементов. Проектирование последовательного умножителя, схема полного сумматора. Временная диаграмма спроектированного умножителя чисел, оценка его быстродействия и максимальной задержки на выходе.
При низкой оригинальности работы "Последовательный умножитель двух 4-разрядных чисел со знаком", Вы можете повысить уникальность этой работы до 80-100%
НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ЯДЕРНЫЙ УНИВЕРСИТЕТ «МИФИ» ФАКУЛЬТЕТ АВТОМАТИКИ И ЭЛЕКТРОНИКИ Кафедра Микро- и наноэлектроники КУРСОВОЙ ПРОЕКТ «Последовательный умножитель двух 4-разрядных чисел со знаком» Выполнил: студент группы А7-09 Гуров Е.В. Консультант: Шагурин И.И. 2012 г. Расчёт базового элемента Исходные данные: Базовый элемент: 3И-НЕ; Тз = 1.2 нс; Lк = 0.6 мкм; dox = 30 нм; С = 1 пФ; Uon = 0.8 В; Uop = -1 В; Еп = 3 В; Vп = 1.6 В; ?р = 150 см2/(В·с); ?n = 300 см2/(В·с). Рис. 1. Схема элемента 3И-НЕ Расчёт bp max = 3bp; bn max = bn; tз10 ? tз01 = Tз = 1.2·10-9 с; Моделирование в программе MicroCAP Рис. 2. Временная характеристика переключения логического элемента из логического нуля в логическую единицу Рис. 3. Временная характеристика переключения логического элемента из логической единицы в логический ноль Как можно заметить, расчётные данные совпали с результатами моделирования. Проектирования умножителя В основе лежит схема полного сумматора: Рис. 4. Полный сумматор Представляет собой сумматор дву
Вы можете ЗАГРУЗИТЬ и ПОВЫСИТЬ уникальность своей работы
