Підвищення ефективності багатоядерних мережних процесорів - Автореферат

При цьому виявилося, що продуктивності процесорів загального призначення, які використовуються в маршрутизаторах, не достатньо для забезпечення необхідної швидкості обробки потоку даних і потрібні нові рішення. Обчислювальної потужності сучасного чотирьохядерного процесора з тактовою частотою 3 ГГЦ вистачає тільки на забезпечення пропускної здатності близько 3 Гб/с, а сучасні компютерні мережі вимагають, щонайменше, у три рази більшої швидкості обробки. У процесорах цього типу, мережних процесорах (МП), апаратно реалізуються основні функції мережної обробки даних (підрахунок контрольних сум, розбір заголовків), при цьому надаються широкі можливості для програмування, порівнянні з можливостями процесорів загального призначення. В якості критерію ефективності може виступати питома продуктивність, яка, у свою чергу, розділяється на два види: продуктивність на ват споживаної енергії і продуктивність на квадратний міліметр площі, що займається пристроєм. Основні дослідження по темі дисертації проводилися на кафедрі прикладної математики та інформатики ДВНЗ «Донецький національний технічний університет» Д-1-05 «Розвиток теорії мережних інформаційних технологій розподіленого моделювання і синтезу цифрових систем на програмованих пристроях» (номер держреєстрації 0105U002288), Д-1-08 «Розвиток теорії синтезу і розподіленого моделювання високопродуктивних проблемно-орієнтованих обчислювальних систем з програмованими НВІС» (номер держреєстрації 0108U001959), в яких здобувач приймав участь як виконавець.У другому розділі «Розробка аналітичних моделей для дослідження ефективності мережних процесорів» розроблені аналітичні моделі багатоядерних мережних процесорів конвейєрно-паралельної обробки даних, які описують структури МП з різною організацією підсистеми памяті, запропонована метрика оцінки ефективності мережного процесора, заснована на його продуктивності. При надходженні пакету на обчислювальне ядро виконується одна інструкція з алгоритму його обробки, після чого, з імовірністю Pf,i () обробка може завершитися. У разі якщо обробка не завершилася, то з імовірністю Pm,i () буде потрібно звернення до оперативної памяті за даними або кодом. Імовірність Pm,i залежить від інтенсивності звернень до ОЗП і імовірностей промаху кешів: , (3) де Pd,i - імовірність звернень за даними, під час обробки пакету на i-му етапі конвеєра, Pdc,i - імовірність промаху кеша даних, Pic,i - імовірність промаху кеша команд. Якщо ж така інструкція опинилася в кеші, і звернення до ОЗП команд не потрібно, то з імовірністю Pm,1(1-Pic,1)(1-Pf,1) процесору потрібно звернення до ОЗП даних.Дослідження, проведені в дисертаційній роботі, являються новим рішенням наукового завдання, що полягає у підвищенні ефективності мережних процесорів за рахунок використання структур мережних процесорів з окремим блоком ОЗП для зберігання коду кожного етапу конвеєра, а також використання структур з зберіганням всього коду програми в кеші команд кожного обчислювального ядра. Розроблені аналітичні моделі мережних процесорів, що дозволяють досліджувати продуктивність структур з загальною памяттю, розподіленою памяттю та зберіганням мережної програми в кеші команд. Визначені параметри структур мережних процесорів, що забезпечують найбільш ефективне виконання алгоритму динамічної маршрутизації ANTNET. З використанням розробленої інтегрованої методики проведено дослідження роботи мережного процесора з загальним блоком ОЗП для всіх обчислювальних ядер. Показано, що виділення окремого блока памяті для коду кожного етапу конвеєра на 23% збільшує продуктивність системи та зменшує час обробки пакету в 4 рази у порівнянні зі структурою з загальною памяттю.

2. Основний зміст роботи

Дослідження, проведені в дисертаційній роботі, являються новим рішенням наукового завдання, що полягає у підвищенні ефективності мережних процесорів за рахунок використання структур мережних процесорів з окремим блоком ОЗП для зберігання коду кожного етапу конвеєра, а також використання структур з зберіганням всього коду програми в кеші команд кожного обчислювального ядра.

Розроблені аналітичні моделі мережних процесорів, що дозволяють досліджувати продуктивність структур з загальною памяттю, розподіленою памяттю та зберіганням мережної програми в кеші команд.

Розроблена методика і система моделювання, що розвивають інтегрований підхід до моделювання мережних процесорів. Методика дозволяє розширити множину структур МП, що досліджуються та множину тестових програм.

Запропоновано механізм фільтрації похибки, що вноситься системою імітаційного моделювання SIMPLESCALAR, що виключає надлишкові дані, повязані з забезпеченням процесу моделювання. Це дозволило підвищити точність імітаційного моделювання на 32-99%% в залежності від програми, що моделюється та набору тестових даних.

Визначені параметри структур мережних процесорів, що забезпечують найбільш ефективне виконання алгоритму динамічної маршрутизації ANTNET.

З використанням розробленої інтегрованої методики проведено дослідження роботи мережного процесора з загальним блоком ОЗП для всіх обчислювальних ядер. Показано, що в такій структурі найбільш навантаженим блоком виявляється зовнішня память, яка обмежує продуктивність мережного процесора.

Проведено дослідження роботи мережного процесора з розподіленою памяттю. Показано, що виділення окремого блока памяті для коду кожного етапу конвеєра на 23% збільшує продуктивність системи та зменшує час обробки пакету в 4 рази у порівнянні зі структурою з загальною памяттю.

Проведено дослідження роботи мережного процесора з кешем команд кожного обчислювального ядра достатньо великим для розміщення всього коду програми. Показано, що така структура на 73% продуктивніше структури з загальним ОЗП і в 11 разів зменшує час обробки пакету.

Визначені області ефективного застосування структур мережних процесорів з розподіленою памяттю та виділеним кешем команд в залежності від тактової частоти обчислювальних ядер. Проведено порівняння ефективності трьох запропонованих структур мережних процесорів. Показано, що структура з загальною памяттю найбільш ефективна за критерієм PPS/A, але має ряд недоліків, що стосуються продуктивності та часу обробки пакету.

Результати дисертаційного дослідження використано у науково-виробничому підприємстві ТОВ “АМІ” (м. Донецьк) при розробці підсистеми маршрутизації компютерних мереж; в науково-дослідних роботах Донецького національного технічного університету №Д-1-05 «Розвиток теорії мережних інформаційних технологій розподіленого моделювання та синтезу цифрових систем на програмуємих пристроях» (номер держ. реєстрації 0105U002288) та № Д-1-08 «Розвиток теорії синтезу і розподіленого моделювання високопродуктивних проблемно-орієнтованих обчислювальних систем з програмованими НВІС» (номер держ. реєстрації 0108U001959); у навчальному процесі при читанні лекцій з курсів “Компютерні мережі”, “Теорія та організація розподіленої обробки даних в компютерних мережах” та “Архітектура компютера”.

1. Ладиженський Ю.В. Эффективность реализации протокола маршрутизации ANTNET на сетевых процесорах [Текст] / Ю.В. Ладыженский, В.И. Грищенко // Наукові праці Донецького Національного технічного університету. Серія „Інформатика, кібернетика і обчислювальна техніка” (ІКОТ-2007). - Вип. 8 (120). - 2007. - C. 169-178.

2. Грищенко В.И. Исследование архитектуры кэша сетевых процессоров [Текст] / В.И. Грищенко, Ю.В. Ладыженский // Науково-технічний журнал „Радіоелектронні і компютерні системи”. - Вип. 6 (25). - С. 186-192.

3. Ладиженський Ю.В. Влияние политики замещения записей в кэше на производительность сетевого процессора [Текст] / Ю.В. Ладыженский, В.И. Грищенко // Наукові праці Донецького національного технічного університету. Серія: „Обчислювальна техніка та автоматизація”. - Вип. 12 (118). - Донецьк ДОННТУ, 2007. - С. 114-119.

4. Грищенко В.И. Моделирование маршрутизаторов на многоядерных сетевых процессорах [Текст] / В.И. Грищенко, Ю.В. Ладыженский // Научные труды Донецкого национального технического университета. Серия «Информатика, кибернетика и вычислительная техника» (ИКВТ-2010). - Вып. 12 (165). - Донецк: ГВУЗ «ДОННТУ», 2010. - С. 169-176.

5. Грищенко В.И. Исследование влияния раздельной памяти на производительность многоядерного сетевого процессора [Текст] / В.И. Грищенко, Ю.В. Ладыженский // Наукові праці Донецького національного технічного університету. Серія «Проблеми моделювання та автоматизації проектування» (МАП-2011). - Вып. 9 (179). - Донецьк: ДОННТУ. - 2011. - С. 293-303.

6. Ладыженский Ю.В. Программирование процессоров обработки пакетов в компьютерных сетях [Текст] / Ю.В. Ладыженский, В.И. Грищенко // Матеріали міжнародної науково-практичної конференції „Сучасні проблеми і досягнення в галузі радіотехніки, телекомунікацій та інформаційних технологій”. - м. Запоріжжя, 2006. - 13-15 квітня. C. 159-161.

7. Ладыженский, Ю.В., Моделирование сетевых процессоров пакетной обработки данных [Текст] / Ю.В. Ладыженский, В.И. Грищенко // Материалы международной научно-практической конференции «Интернет - Образование - Наука - 2006». - г. Виница, 2006. - 10-14 октября. - Т. 2. - С. 417-422.

8. Грищенко В.И. Моделирование работы приложений на сетевых процессорах. [Текст] / В.И. Грищенко, Ю.В. Ладыженский // Материалы международной научно-практической конференции «Моделирование и компьютерная графика 2007». - г. Донецк. - 10-12 октября. - С. 167-173.

9. Грищенко В.И. Использование сетевых процессоров для решения задачи маршрутизации в компьютерных сетях [Текст] / В.И. Грищенко, Ю.В. Ладыженский // Матеріали міжнародної науково-практичної конференції „Інформатика та компютерні технології 2007”, 11-13 грудня. - м. Донецьк, 2007. - С. 97-99.

10. Грищенко В.И. Оптимизация методики моделирования кэша сетевых процессоров [Текст] / В.И. Грищенко, Ю.В. Ладыженский // Моделирование и компьютерная графика: Материалы 3-й международной научно-технической конференции, г. Донецк, 7-9 октября 2009 г. - Донецк: ДОННТУ, Министерство образования и науки Украины, 2009. - C. 249-254.

Размещено на .ru