Этапы проектирования операционной части, выбор схемы и основных функциональных элементов. Составление структурной схемы операционной части с указанием всех точек управления, определение микроопераций и микрокоманд. Составление графа микропрограммы.
При низкой оригинальности работы "Основы проектирования операционной части арифметико-логического устройства", Вы можете повысить уникальность этой работы до 80-100%
ОСНОВЫ ПРОЕКТИРОВАНИЯ ОПЕРАЦИОННОЙ ЧАСТИ АРИФМЕТИКО-ЛОГИЧЕСКОГО УСТРОЙСТВАВ минимальном варианте операционная часть должна иметь: · семиразрядный сумматор SM, · два восьмиразрядных регистра РЕГА и РЕГВ (для фиксации результата можно использовать регистр одного из операндов), · триггер кода операции/переполнения T&/v (код операции и переполнение используются в разных тактах), · коммутирующие узлы (точки управления) и линии связи. Начальными действиями операции будем считать прием с 9-ти разрядной шины данных кода операции (КО: сложение/вычитание) и операндов (8-ми-разрядных чисел: 7 разрядов плюс знак) на входные регистры А и В, а концом - передачу результата операции на шину данных и формирование признака переполнения (Рис. Для возможности подачи на вход сумматора второго операнда как в прямом, так и в дополнительном кодах в схеме используется мультиплексор MSA, управляемый сигналом у5. Схема содержит три контрольные точки, которые формируют оповещающие сигналы: · Х1 - знак первого операнда и результата, · Х2 - знак второго операнда, · Х3 - заданный код операции, после использования - перенос из старшего разряда сумматора. Y3 = y4, y6 (тз), Четвертая микрокоманда Y4 выполняет следующие действия: · по сигналу y4 передает на входы сумматора первый операнд в прямом коде без знака, · по сигналу y5 передает на входы сумматора второй операнд в дополнительном коде без знака, · фиксирует сумму на регистре второго операнда по заднему фронту сигнала y6 (тз), · фиксирует переполнение в триггере переноса T&/v, Таким образом, микрокоманда Y4 производит вычитание без знаков второго оператора операнда из первого с сохранением результата в регистре второго операнда РЕГВ, а переноса - в триггере переполнения T&/v: Y4 = y4, y5, y6 (тз),: Пятая микрокоманда Y5 производит коррекцию знака результата.
2. Каган Б.М. Электронные вычислительные машины и системы: Учеб. пособие для вузов. - 2-е изд. перераб. и доп. - М.: Энергоатомиздат, 1985. - 552с., ил.
3. Организация ЭВМ. 5-е изд./ К. Хамахер, З. Заки. - СПБ.: Питер; Киев: Издательская группа BHV, 2003. -848 с.: ил. - (Серия «Классика computer science»).
4. Цилькер Б.Я., Орлов С.А. Организация ЭВМ и систем. Учебник для вузов. - СПБ.: Питер. 2004. - 668 с.: ил.
Размещено на .ru
Вы можете ЗАГРУЗИТЬ и ПОВЫСИТЬ уникальность своей работы
