Принцип совмещения памяти и разрядов команды. Архитектура с частичным совмещением шин и с микрокомандным управлением. Организация работы таймера К1816ВЕ48. Регистры специальных функций К1816ВЕ51 и их назначение. Последовательность ввода/вывода данных.
По типу архитектур МК разделяют по принципам совмещения памяти, совмещения разрядов команд и совмещения шин. Это позволяет производит загрузку и выгрузку управляющих программ в произвольное место памяти процессора, которая в этой структуре не разделяется на память программ и память данных. В Гарвардской архитектуре принципиально невозможно осуществить операцию записи в память программ, что исключает возможность случайного разрушения управляющей программы в случае ошибки программы при работе с данными или атаки третьих лиц. Унификация набора команд, ориентация на конвейерную обработку, унификация размера команд и длительности их выполнения, устранение периодов ожидания в конвейере - все эти факторы положительно сказываются на общем быстродействии. При совмещении ШД, ША, ШК в каждом цикле выполнения команды последовательно по Q-шине передаются: адрес команды, команда из ПЗУ, адрес данных, данные в ОЗУ или из ОЗУ.
Вы можете ЗАГРУЗИТЬ и ПОВЫСИТЬ уникальность своей работы
