Разработка спецификаций функциональных элементов больших интегральных схем для моделирования поведения неисправных цифровых устройств. Описание устройства для реализации анализа полноты теста; методика вывода контрольного сигнала на выходы микросхем.
Для контроля правильности функционирования цифровых устройств используется набор тестов, который имеет определенную полноту проверки неисправностей в схеме. Сам процесс синтеза теста, включающего в себя обеспечение последовательных входных наборов микросхемы для создания теста заданной неисправности и вывода контрольного сигнала на выходы микросхем, является очень трудоемким изза необходимости рассматривать большое число вариантов решений локальных задач. Для схем, содержащих БИС, процесс синтеза теста усложняется многократно. Большинство применяемых на практике систем проверки полноты тестов [1] ориентированы на представление описания устройства на логическом уровне. Тесты для проверки схем, содержащих БИС, построенные с учетом константных неисправностей на внешних контактах этих микросхем, не проверяют большое число их внутренних неисправностей.Проверка полноты теста решается с использованием системы функционального и временного моделирования схем [3]. Кроме общей модели для решения задачи проверки полноты теста задаются описание конкретной схемы (в виде списка входящих в нее микросхем и списка связей полюсов микросхем в схеме) и задается исследуемый на полноту проверяющий эту схему тест. Если в процессе моделирования схемы на контролируемых полюсах обнаруживается отличие функционирования от работы исправной схемы, то делается вывод, что рассматриваемый вариант неисправностей проверяется тестом. Однако, перебор вариантов неисправностей приводит к очень большому числу повторений теста при моделировании и значительным затратам времени. При решении задачи анализа полноты теста с помощью системы моделирования необходимо отметить неисправность при возникновении любого входного набора проверяющего неисправность.Имеются тестовые ситуации Т1 и Т2, которые проверяют неисправности D1 и D2 соответственно. Для метода независимого распространения контрольного сигнала тестовые ситуации Т1 и Т2 можно объединить в одну базовую тестовую ситуацию B=Т1 и исключить тестовую ситуацию Т2, если тестовая ситуация Т1 является частью Т2. Следовательно, для проверки неисправностей D1 и D2 достаточно тестовой ситуации Т1, а тестовую ситуацию Т2 можно исключить. Таким образом, минимизация для множества тестовых ситуаций неисправностей и получения множества базовых тестовых ситуаций сводится к исключению из исходного множества эквивалентных тестовых ситуаций для метода распространения неисправности и исключению поглощающих тестовых ситуаций для метода распространения конtrialного сигнала. В процессе построения множества базовых тестовых ситуаций исключались эквивалентные или поглощающие тестовые ситуации, поэтому проверочная тестовая ситуация будет составлять множество элементарных тестовых ситуаций базовых тестовых ситуаций.
Вы можете ЗАГРУЗИТЬ и ПОВЫСИТЬ уникальность своей работы
