Моделирование арифметико-логического устройства для вычитания УДЦ для 18 разрядов. Операционная и аксиоматическая семантика команды ассемблера. Верификация линейного участка программы, участка, содержащего ветвления, цикла. Сети Петри для подпрограммы.
При низкой оригинальности работы "Моделирование арифметико-логического устройства для вычитания УДЦ", Вы можете повысить уникальность этой работы до 80-100%
Анализ Алгоритм Семантика Линейная схема Верификация Сети петри Вывод Введение 1) Моделирование АЛУ для вычитания УДЦ для 18 разрядов (программа должна показывать преобразования и вычисления, и правильно выполнять заданные операции); 2) Написать аксиоматическую семантику команды ассемблера. В состав АЛУ входят: входной регистр первого слагаемого RA, входной регистр слагаемого RB; стек сумматора ST; сумматор “--” (в данной реализации - арифметический сопроцессор 8087, отсюда вытекает нестандартная архитектура сумматора) для нахождения разности; выходной регистр сумматора совмещен со входным регистром RA.
Вы можете ЗАГРУЗИТЬ и ПОВЫСИТЬ уникальность своей работы
