Разработка структуры многопроцессорного вычислительного комплекса с многовходовым оперативным запоминающим устройством. Характеристика структурной схемы МПВК: блок генерации сигналов, блок микропроцессора, блок сопряжения, памяти и контроллеров пуска.
Аннотация к работе
Разработка принципиальной схемы Заключение Литература Введение Вычислительная техника в своем развитии по пути повышения быстродействия ЭВМ приблизилась к физическим пределам, которые обусловлены ограниченной скоростью распространения сигналов в линиях, связывающих элементы и узлы машины. В этих условиях требования практики (сложные физико-технические расчеты, метеорологические расчеты, многомерные экономико-математические модели и другие задачи) по дальнейшему повышению быстродействия ЭВМ могут быть удовлетворены только путем распространения принципа параллелизма на сами устройства обработки информации и создания многомашинных и мультипроцессорных вычислительных систем. В настоящее время исключительное важное значение приобрела проблема обеспечения высокой надежности и готовности вычислительных систем, работающих в составе различных АСУ и АСУ ТП, в особенности, при работе в режиме реального времени. Это ухудшает динамические характеристики процессов межмашинного обмена данными. В таких системах процессоры обретают статус рядовых агрегатов вычислительной системы, которые подобно другим агрегатам, таким как модули памяти, каналы, периферийные устройства, включаются в состав системы в нужном количестве. В комплексах с многовходовыми ОЗУ все , что связано с коммутацией устройств , осуществляется в ОЗУ. Структурная схема такого МПВК приведена в приложении на схеме 1. Блок генерации сигналов.