Загальна характеристика та параметри мікропроцесорного комплекту. Опис застосованих мікросхем. Вивчення структури центрального процесора. Розробка принципової схеми модуля сполучення та дешифратора адреси. Побудова алгоритму обслуговування інтерфейсу.
Номер варіанту відповідає порядковому номеру у журналі групи, тобто №04. Дані завдання наведені у таблиці 1. Таблиця 1 Номер варіанту Настройка портів (1-введення, 0-виведення) Реалізована функція Адреса порту А у десятковій системі счислення РА РВ РС1 РС2 РА0-РА7 РВ0-РВ7 РС0-РС3 РС4-РС7 в/в р-м в/в р-м в/в р-м в/в р-м 04 0 0 0 0 1 0 1 0 DPC1= DPC2 12 У даному завданні через порт РС1 и PC2 вводиться інформація, через порти РА, РВ виводиться інформація.Для виконання курсової роботи обираємо центральний процесор на базі ВІС КР580ВМ80А, програмований паралельний інтерфейс на базі ВІС КР580ВВ55А, шинні формувачі К589АП16, К589АП26. Мікропроцесорний комплект серії КР580 використовується для побудови широкого класу цифрових пристроїв, контролерів та мікропроцесорних систем різного призначення. Особливістю комплекту є фіксована розрядність та система команд, що однозначно визначає структуру пристроїв, побудованих на його основі. Тактова частота, МГЦ 2,5. Операційна частина мікропроцесора побудована на базі 8-разрядного АЛУ, на два входи якого підключені два 8-розрядних буферних регістра БР1 І БР2.Відповідно до завдання враховується, що внутрішньо системна магістраль сформована, а у якості пристрою обміну інформацією слід використовувати ВІС програмованого паралельного інтерфейсу КР580ВВ55А. Для організації двостороннього обміну між системною магістраллю та ВІС, між ВІС та обєктом, а також для забезпечення погодження роботи мікросхем по струму використовуємо магістральні прийомопередавачі з трьома етапами на виході, у якості яких обираємо мікросхеми КР580ВА86 та КР580ВА87.За умовою завдання номер порту РА відповідає 12 у десятковій системі числення. Відповідне зображення в двійковій та шістнадцятирічній системах числення номерів портів у прямому та інверсному кодах наведено у таблиці 12. Таблиця 12 Порт Прямий код Інверсний код А7А6А5А4АЗА2А1А0 HEX А7А6А5А4АЗА2А1А0 HEX PA 0 0 0 0 1 1 0 0 C 1 1 1 1 0 0 1 1 F3 PB 0 0 0 0 1 1 0 1 D 1 1 1 1 0 0 1 0 F2 PC1 0 0 0 0 1 1 1 0 E 1 1 1 1 0 0 0 1 F1 PYC 0 0 0 0 1 1 1 1 F 1 1 1 1 0 0 0 0 F Отже, логічна умова, котру повинен реалізувати дешифратор, буде мати вигляд : = A7 A6 A5 A4 З урахуванням команд Чт В/В та Зп В/В, які передаються сигналом логічного нуля, підсумкова умова прийме вигляд = A7 A6 A5 A4 * ( ). Тобто для реалізації дешифратора адреси беремо 7-входовий елемент І-НЕ, формуючий сигнал CS, у якості якого обираємо К155ЛА8, два інвертори для формування сигналів А3 та А2, у якості яких обираємо мікросхеми К155ЛН1, та двовходовий елемент АБО, у якості якого обираємо мікросхему К155ЛА13. Принципова схема дешифратора адреси наведена у додатку 2 .При розробці принципової схеми підключаємо обрані елементи та розроблені блоки відповідно до структурної схеми. Для розроблюваного модуля сполучення відповідно до структурної схеми здійснюємо електричні підключення наступних вузлів: - двонаправленого шинного формувача ШФDB;. дешифратора адреси ДА;. У якості ШФDB обираємо мікросхему КР580ВА86, яка забезпечує передачу інформації по 8 розрядах.Відповідно до завдання порти РА і РВ працюють в однакових режимах - виведення інформації.Алгоритм призначений для визначення послідовних програмних дій на обслуговування портів. Перед прийомом інформації працює програма ініціалізаційних, що визначається керуючим словом. Відповідно до завдання модуль сполучення повинен приймати інформацію через порти РС1 і РС2.
Вы можете ЗАГРУЗИТЬ и ПОВЫСИТЬ уникальность своей работы
