Конфігуровані ядра комп’ютерних пристроїв симетричного блокового шифрування - Автореферат

Розробити ж наперед всі можливі варіанти таких ядер компютерних пристроїв для всіх алгоритмів СБШ, всіх форматів представлення даних, з врахуванням всіх архітектурних підходів і вимог до інтерфейсу, є практично неможливо. Актуальною задачею є розробка конфігурованих ядер компютерних пристроїв СБШ, які б дозволяли генерувати ядра апаратно-орієнтованих процесорів СБШ з потрібними технічними параметрами, а також створення на їх основі нових високопродуктивних та малогабаритних апаратно-орієнтованих процесорів СБШ. Метою дисертаційної роботи є розробка принципів побудови конфігурованих ядер компютерних пристроїв, розробка конфігурованих ядер компютерних пристроїв СБШ та створення на їх основі нових високопродуктивних та малогабаритних апаратно-орієнтованих процесорів СБШ, що відповідають вимогам широкого кола застосувань. Розроблено нові технології генерації ядер компютерних пристроїв, одна з яких базується на використанні бібліотеки компонент ядер компютерних пристроїв і програми-генератора та характеризується високою гнучкістю і простотою реалізації, а інша базується на використанні функціонально повних конфігурованих ядер компютерних пристроїв і програми-конфігуратора та характеризується максимальною гнучкістю. В друкованих працях, опублікованих в співавторстві, здобувачу належать: [1] - розділ 1, розділ 2, підрозділи 5.3.1, 5.4.2, розділ 6; [2] - розробка принципів конфігурування апаратно-орієнтованих ядер компютерних пристроїв, опис методики, етапів та засобів проектування ядер компютерних пристроїв; [3] - опис апаратних засобів виконання криптографічних функцій, аналіз можливості їх реалізації з використанням технології проектування ядер компютерних пристроїв; [4] - дослідження задачі тестування генераторів ядер компютерних пристроїв, аналіз способів тестування, розробка структури системи тестування генераторів ядер компютерних пристроїв; [7] - опис алгоритмів СБШ та режимів їх роботи, розробка структури процесора СБШ за алгоритмом DES в частині пристрою організації режимів шифрування, проведення порівняльного аналізу структур процесорів СБШ, визначення доцільних до реалізації структур процесорів СБШ; [11] - аналіз можливості застосування технології проектування ядер компютерних пристроїв для реалізації процесорів СБШ, розробка ядер процесорів СБШ за алгоритмами DES і Triple DES та порівняння їх характеристик з наявними на ринку ядрами компютерних пристроїв СБШ.У другому розділі оцінено переваги створення конфігурованих ядер апаратно-орієнтованих компютерних пристроїв, головною з яких є можливість автоматичної генерації спектру ядер компютерних пристроїв шляхом задання значень конфігураційних параметрів. При цьому запропоновано описувати компютерний пристрій вісьмома множинами: ,(1) де ID - множина параметрів вхідних даних, IMD - множина параметрів проміжних даних, OD - множина параметрів вихідних даних, DIR - правило вводу даних, DOR - правило виводу даних, SR - правило початку, FR - правило закінчення, CDS - структура компютерного пристрою. Конфігуровану модель компютерного пристрою CCD описано наступним чином: .(3) де CID - конфігурована множина параметрів вхідних даних, CIMD - конфігурована множина параметрів проміжних даних, COD - конфігурована множина параметрів вихідних даних, CDIR - конфігуроване правило вводу даних, CDOR - конфігуроване правило виводу даних, CSR - конфігуроване правило початку, CFR - конфігуроване правило закінчення, CCDS - конфігурована структура компютерного пристрою, CV - конфігураційний вектор. Встановлено, що мова Verilog не забезпечує можливості створення конфігурованих ядер компютерних пристроїв, а механізми конфігурування мови VHDL передбачають застосування інтерфейсної константи generic і оператора generate, які мають обмежені можливості і є громіздкими та незручними, що суттєво ускладнює процес розробки. Програмну систему, яка містить конфігуроване ядро компютерного пристрою та засоби його конфігурування, названо генератором ядер компютерних пристроїв.

ОСНОВНИЙ ЗМІСТ РОБОТИ

Коркішко Т.А., Мельник А.О., Мельник В.А. Алгоритми та процесори симетричного блокового шифрування. / Львів, БАК, 2003. - 169 с.

А. Мельник, В. Мельник. “Технологія проектування ядер компютерних пристроїв” // Вісник Національного університету “Львівська політехніка” “Компютерні системи та мережі”. - 2002. №463. - с.3-9.

А.О. Мельник, Ю.В. Морозов, В.А. Мельник, Т.А. Коркішко. “Проблеми і тенденції розвитку апаратних засобів захисту інформації”. Правове, нормативне та метрологічне забезпечення системи захисту інформації в Україні, вип. 5, 2002р., с.158-162.

В.А. Мельник, В.Б. Дудикевич. “Тестування генераторів ядер компютерних пристроїв” // Вісник Національного університету “Львівська політехніка” “Автоматика, вимірювання та керування”. - 2003. №475. - с.123-128.

В. Мельник. “Технології конфігурування моделей процесорів симетричного блокового шифрування” // Вісник Національного університету “Львівська політехніка” “Компютерні системи проектування. Теорія і практика”. - 2003. №471. - с.149-158.

V. Melnyk. Development of Symmetric Block Ciphering Processors using techniques of configuring the Soft-Cores // Pomiary, Automatyka, Kontrola. Miesiecznik Naukowo-Techniczny. 7/8, 2003. -pp. 59-62.

Байсіг Ю., Коркішко Т., Мельник В., Мельник А. Порівняльний аналіз варіантів структурної організації процесора захисту інформації за алгоритмом DES // Матеріали міжнародної науково-технічної конференції “Сучасні проблеми в компютерних науках в Україні” (CCU’2000). - Славське, 2000. - С. 100 - 109.

Korkishko T., Melnyk V. DES processor core on FPGA // Proceedings of International conference on Modern Problems of Telecommunications, Computer Science and Engineering Training (TSCET’2000). - Lviv-Slavsko, Ukraine, 2000. - р. 88.

V. Melnyk. “Techniques of configuring of Symmetric Block Ciphering Soft-Cores”// Proceedings of the VII-th International Conference CADSM 2003, February 18-22, 2003, Lviv-Slavsko // pp.194-197.

V. Melnyk. “Set of Symmetric Block Ciphering Soft-Cores”// Proceedings of the VII-th International Conference CADSM 2003, February 18-22, 2003, Lviv-Slavsko // pp.190-193.

V. Melnyk, J. Baesig. Modelling DES Soft-Cores for information protection. Schriftenreihe der Georg-Simon-Ohm-Fachhochschule Nuernberg Nr. 8, Nuernberg, December 2002, - pp. 5 - 19.