Класифікація реконфігурованих обчислювальних систем - Статья

Як засіб для подолання багатьох з означених проблем застосовують часткову реконфігурацію (ЧР), що полягає у зміні лише частини пристрою в той час, коли інша частина продовжує працювати. Така реконфігурація дозволяє відображення множини задач на той самий пристрій динамічно, визначаючи залежності відображення під час виконання, і має назву часткової динамічної реконфігурації. Проте, варто зазначити, що з часом значно змінилась методологія їх реконфігурації (табл.). Сімейство четвертого покоління, підтримує часткову динамічну реконфігурацію фреймами, розміром 40 СЬБ, розпочинаючи з 2010 - розділами 2009-2010 Virtex 6, Spartan 6 Xilinx ISE Design Suite 11.3 (2009 рік) - інтегрований Plan Ahead, підтримка порту ICAP; 12. ПЛІС може мати одну або декілька областей часткової реконфігурації, в той же час кожна така область може складатися з декількох вузлів або модулів, що мають здатність рекон фігурації різного ступеня деталізації, аж до найменшої одиниці - логічного блока ПЛІС.З огляду на проведений аналіз літературних джерел за тематикою досліджень часткової динамічної реконфігурації та на підставі розробленої класифікації РОС можна зробити такі висновки: 1. Це забезпечує, з одного боку, підвищення продуктивності реконфігурованих обчислювальних систем взагалі, а з іншого боку, приведення реконфігурованих обчислювальних систем до класу обчислювальних систем загального використання з досягненням високої реальної продуктивності обчислень для вирішення широкого класу задач. Сьогодні всі ПЛІС провідних компаній виробників підтримують технологію часткової динамічної реконфігурації, як на рівні апаратних засобів, так і за інструментальної підтримки. Для реалізації найбільш продуктивних проектів доцільно використовувати сучасні пристрої, які підтримують ефективні технології проектування, з підтримкою часткової динамічної реконфігурації, та забезпечують необхідну інструментальну підтримку для спрощення проектування.

З огляду на проведений аналіз літературних джерел за тематикою досліджень часткової динамічної реконфігурації та на підставі розробленої класифікації РОС можна зробити такі висновки: 1. В реконфігурованих обчислювальних системах найбільш ефективно використання динамічної реконфігурації. Це дозволить перебудовувати архітектуру системи автономно, в динамічному режимі. Це забезпечує, з одного боку, підвищення продуктивності реконфігурованих обчислювальних систем взагалі, а з іншого боку, приведення реконфігурованих обчислювальних систем до класу обчислювальних систем загального використання з досягненням високої реальної продуктивності обчислень для вирішення широкого класу задач.

2. Серед методів динамічної реконфігурації найбільш доцільно використання часткової динамічної реконфігурації. Це дозволяє збільшити розміри завантажуваного пристрою та зменшити накладні витрати на виконання реконфігурації, що критично негативно впливають на продуктивність реконфігурованих систем. До накладних видатків належать: час реконфігурації, непродуктивні дані обміну, область памяті для збереження конфігурації пристрою, енерговитрати.

3. Актуальність та доцільність часткової динамічної реконфігурації обґрунтувала втілення цих технологій у виробництво сучасних ПЛІС. Сьогодні всі ПЛІС провідних компаній виробників підтримують технологію часткової динамічної реконфігурації, як на рівні апаратних засобів, так і за інструментальної підтримки.

4. Для реалізації найбільш продуктивних проектів доцільно використовувати сучасні пристрої, які підтримують ефективні технології проектування, з підтримкою часткової динамічної реконфігурації, та забезпечують необхідну інструментальну підтримку для спрощення проектування. Окрім того, політика компаній виробників щодо оновлення своїх продуктів, дотримується принципів ієрархічної спадковості [7], що призводить, в першу чергу, до вилучення застарілих рішень в нових апаратних та програмних продуктах. Серед актуальних на сьогодні мікросхем доцільно використання пристроїв сімейств Virtex 5 - Virtex 7 компанії Xilinx, сучасних пристроїв компаній Altera, розпочинаючи з 2010 року виробництва, зокрема Stratix V, Cyclone V. Для широкого кола дослідників серед мікросхем невисокої ціни та найбільш розповсюджених можливо використання пристроїв сімейства Xilinx Virtex 4, яке підтримує як модульну, так і динамічну часткову реконфігурацію [26], засобами актуального на сьогодні програмного забезпечення Xilinx ISE Design Suite 12.X та з підтримкою інтерфейсу ICAP [29].

1. Estrin G. Organization of computer system: the fixed plus variable structure computer / G. Estrin. // Western Joint IRE- AIEE-ACM Computer Conference (New York, May 3-5, 1960). - New York, 1960. - P. 33-40.

2. Каляев А. В. Теория цифровых интегрирующих машин и структур / А. В. Каляев. - М. : Советское радио, 1970. - 472 с.

3. Baxter R. Maxwell - a 64 FPGA Supercomputer / R. Baxter, S. Booth, M. Bull, A. Trew [and all]. // Adaptive Hardware and Systems, 2007 (AHS 2007). (Edinburgh, August 5-8, 2007). - IEEE Computer Society, 2007. - P. 287-294.

4. Каляев И. А. Высокопроизводительные реконфигурируемые вычислительные системы на основе плис Virtex-6 и Virtex-7 / И. А. Каляев, А. И. Дордопуло, И. И. Левин, Е. А. Семерников // Параллельные вычислительные технологии (ПАВТ’2012) (Новосибирск, 26-30 марта 2012 г.). - Челябинск : Издательский центр ЮУРГУ, 2012. - C. 449-458.

5. Каляев И. А. Реконфигурируемые мультиконвейерные вычислительные структуры / И. А. Каляев, И. И. Левин, Е. А. Семерников, В. И. Шмойлов. - М. : ЮНЦ РАН, 2008. - 420 с.

6. Guan N. Schedulability analysis of preemptive and nonpreemptive EDF on partial runtime-reconfigurable FPGAS / N. Guan, Q. Deng, Z. Gu, W. Xu [and all]. // ACM Transactions on Design Automation of Electronic Systems. - New York, ACM, 2008 - Volume 13, No. 4, Article 56.

7. Дунець Р. Б. Проблеми побудови частково реконфігурованих систем на ПЛІС / Р. Б. Дунець, Д. Я. Тиханський // Радіоелектронні і компютерні системи, 2010. - № 7 (48). - C. 200-204.

8. Дунець Р. Б. Дослідження часткової реконфігурації ПЛІС / Р. Б. Дунець, Д. Я. Тиханський // Радіоелектронні і компютерні системи, 2009. - № 6 (40). - C. 240-244.

9. Баркалов А. А. Классификация реконфигурируемых вычислительных систем / А. А. Баркалов, Р. В. Мальчева, А. А. Гриценко // III научно-практическая конференция «Донбасс 2020: Наука и Техника - Производству» (Донецк, 3- 4 февраля 2006). - Донецк : ДОННТУ Министерства образования и науки, 2006. - C. 473-478.

10. Палагин А. В. Реконфигурируемые вычислительные системы: Основы и приложения / А. В. Палагин, В. Н. Опанасенко. - К. : Просвіта, 2006. - 280 с.

11. Lie W. Dynamic partial reconfiguration in FPGAS / W. Lie, Wu Feng-yan. // Third International Symposium on Intelligent Information Technology Application (ІІТА 09) (NANCHANG, China, November 21-22, 2009). - IEEE Computer Society Washington, 2009. - Volume 2. - P. 445-448.

12. Azarian A. Reconfigurable computing architecture survey and introduction / A. Azarian, M. Ahmadi // Computer Science and Information Technology, 2009 (ICCSIT 2009). (2nd IEEE International Conference, August 8 - 11, 2009). - IEEE Computer Society, 2009. - P. 269-274.

13. Hussain H. M. Novel Dynamic Partial Reconfiguration Implementation of K-Means Clustering on FPGAS: Comparative Results with GPPS and GPUS / H. M. Hussain, K. Benkrid, A. Ebrahim, A. T. Erdogan [and all]. // International Journal of Reconfigurable Computing. - Hindawi Publishing Corporation, 2012. - Volume 2012, Article ID 135926, 15 pages.

14. Saldana M. Using Partial Reconfiguration and Message Passing to Enable FPGA-Based Generic Computing Platforms / M. Saldana, A. Patel, H. J. Liu, P. Chow // International Journal of Reconfigurable Computing. - Hindawi Publishing Corporation, 2012. - Volume 2012, January 2012. Article No. 3.

15. Bassiri M. Mitigating reconfiguration overhead in online task scheduling for reconfigurable computing systems / M. M. Bassiri, S. H. Shahhoseini // Computer Engineering and Technology (ICCET). (2nd International Conference, Jodhpur, India, 16-18 April 2010). - IEEE Computer Society, 2010. - Volume 4. - P. 4-402.

16. Wang X. Migration between Software and Hardware Task on Preemptive Multitasking CPU/FPGA Hybrid Architecture / X. Wang, D. Feng, C. Tian-zhou, Hu Tong-sen // High Performance Computing and Communication & 2012 IEEE 9th International Conference on Embedded Software and Systems (HPCC-ICESS). (Liverpool, 25-27 June 2012). - IEEE Computer Society, 2012. - P. 1329-1336.

17. Fons Lluis F. Embedded electronic systems driven by runtime reconfigurable hardware: дис. д-ра техн. наук : 21.03.2012 / F. Fons Lluis; Universitat Rovira I Virgili. - Tarragona, 2012. - 242 p.

18. Upegui Posada A. Dynamically reconfigurable bio-inspired hardware: Doctor of Science in Electronics Thesis : 13.10.2006 / A. E. Upegui Posada; Ecole Polytechnique Federale De Lausanne. - 2006. - 187 p.

19. Gonzalez I. Dynamically Reconfigurable Coprocessors in FPGA-based Embedded Systems: Doctor of Science in Electronics Thesis : 21.03.2006 / I. Gonzalez; Universidad Autonoma de Madrid. - Madrid, 2006. - 56 p.

20. Schleupen K. Dynamic Partial FPGA Reconfiguration in a Prototype Microprocessor System / K. Schleupen, S. Lelaich, R. Mannion, G. Zhi [and all]. // Field Programmable Logic and Applications, 2007. (FPL 2007). (Amsterdam, 27-29 August 2007). - IEEE Computer Society, 2007. - P. 533-536.

21. Paiz Gatica C. V. Dynamically Reconfigurable Hardware for Embedded Control Systems: Doctor of Science in Electronics Thesis : 21.12.2012 / C. V. Paiz Gatica; Universitat Bielefeld. - Bielefeld, 2012. - 220 p.

22. Sverre H. Framework for self reconfigurable system on a Xilinx FPGA: Master of Science in Electronics Thesis : 11.06.09 / H. Sverre; Norwegian University of Science and Technology. - Trondheim, 2009. - 59 p.

23. Birla M. Partial runtime reconfiguration of FPGA for computer vision applications / M. Birla, K. N. Vikram. // Parallel and Distributed Processing, 2008 (IPDPS 2008). (Miami, April 14-18, 2008). - IEEE Computer Society, 2008. - P. 1-6.

24. Тиханський Д. Я. Метод підвищення ефективності частково реконфігурованої системи / Д. Я. Тиханський, Р. Б. Дунець, Р. В. Грица // Компютерні системи та мережі: збірник наукових праць / Міністерство освіти і науки, молоді та спорту України, Національний університет «Львівська політехніка»; відповідальний редактор А. О. Мельник. - Львів : Видавництво Львівської політехніки, 2011. - C. 192-198.

25. Ming L. Runtime Partial Reconfiguration speed investigation and architectural design space exploration / L. Ming, W. Kuehn, L. Zhonghai, A. Jantsch. // Field Programmable Logic and Applications, 2009. (FPL 2009). (Prague, August 31- September 2, 2009). - IEEE Computer Society, 2009. - P. 498-502.

26. Abidine El Z. Self-Partial and Dynamic Reconfiguration Implementation for AES using FPGA / Z. El Abidine, A. Ismaili, A. Moussa // IJCSI International Journal of Computer Science Issues - 2009. - Volume 2. - P. 33-40.

27. Danne K. Periodic real-time scheduling for FPGA computers / K. Danne, M. Platzner // Intelligent Solutions in Embedded Systems. - IEEE Computer Society, 2005. - P. 117-127.

28. Berthold O. Self-reconfiguring System-on-Chip using Linux on a Virtex-5 FPGA: Master of Science Thesis : 26.04.2012 / O. Berthold; Universitat zu Berlin. - Berlin, 2012. - 101 p.

29. Wildermann S. Systematic Design of Self-Adaptive Embedded Systems with Applications in Image Processing: дис. д-ра техн. наук : 16.04.2012 / S. Wildermann; Universitat Erlangen. - Nurnberg, 2012. - 215 p.

30. Paya-Vaya G. Dynamic Data-Path Self-Reconfiguration of a VLIW-SIMD Soft-Processor Architecture / G. Paya-Vaya, R. Burg, H. Blume. // Workshop on Self-Awareness in Reconfigurable Computing Systems (SRCS) - Oslo, 2012. - P. 26-29.

31. Bobda C. Enabling Self-Organization in Embedded Systems with Reconfigurable Hardware / C. Bobda, K. Cheng, F. Muhlbauer, K. Drechsler [and all] // International Journal of Reconfigurable Computing - Hindawi Publishing Corporation, 2009. - Volume 2009, Article ID 161458, 9 pages.

Анотация

The classification of reconfigurable computer systems, which is based on the modern trends of improve performance FPGA computing systems, is suggested. On the basis of the given classification the concept of dynamic reconfiguration is defined, as the most promising technology of FPGA systems development. Partial dynamic reconfiguration methodology features are considered and comparative analysis of the technological achievements of leading FPGA manufactures is conducted.

Keywords: reconfiguration, FPGA, reconfigurable computer, reconfigurable system on chip, partial dynamic reconfiguration.

Предложено классификацию реконфигурируемых вычислительных систем, которая основывается на современных тенденциях повышения производительности вычислительных систем на ПЛИС. На базе предложенной классификации определено понятие динамической реконфигурации как наиболее перспективной технологии разработки систем на ПЛИС. Рассмотрены особенности методологии частичной динамической реконфигурации и выполнен сравнительный анализ технологических достижений передовых производителей ПЛИС.

Ключевые слова: реконфигурация, частичная динамическая реконфигурация, ПЛИС, реконфигурируемые вычислительные системы, FPGA, Reconfigurable Computer, Reconfigurable System on a Chip, Partial Dynamic Reconfiguration.

Размещено на .ru