Изучение метода повышения помехоустойчивости в конвейерных аналого-цифровых преобразователей (АЦП) вне зависимости от вариации процесса напряжения и температуры. Работа конвейерного аналого-цифрового преобразователя с дифференциальным синхросигналом.
При низкой оригинальности работы "Исследование и разработка метода повышения помехоустойчивости конвейерного АЦП", Вы можете повысить уникальность этой работы до 80-100%
Во время первой фазы S1 ключ закрывается и отрицательный вход операционного усилителя соединяется с нулем. Во время второй фазы S1 ключ открывается, S2 ключ соединяет выход аналогового мультиплексора к Cs конденсатору, S3 ключ соединяет Cf конденсатор с выходом операционного усилителя, тем самым операционный усилитель будет работать в режиме отрицательной обратной связи. Если дифференциальный синхросигнал имеет погрешность, то каскады больше синхронно не будут работать и незначительные помехи будут сильно влиять на схему, так как каскады не синхронно переключаются. Если на вход АЦП подать синхросигнал на рис.1 б, то не только помехоустойчивость уменьшится, еще возможно потеря информации, так как схемы выпорки и хранения в каскадах конвейерного АЦП не будут синхронно делать дискретизацию аналогового сигнала [4, С. 2428] дифференциального синхросигнала состоит из фазового детектора (Рис.3), низкочастотного фильтра, дифференциального усилителя и генератора синхросигнала.
Список литературы
1. Экимян А. Р. Повышение помехоустойчивости аналого-цифровых преобразователей конвейерного типа / А. Р. Экимян // Микроэлектроника и информатика -2015. - М.: МИЭТ, 2015. - C. 113.
2. Экимян А. Р. Метод исправления дифференциального синхросигнала в конвейерных АЦП / А. Р. Экимян // Потенциал Современной Науки - 2016 - № 8 - С. 16 - 20.
3. Hekimyan A. High Accuracy Pipelined ADC Design for Wireless LANS / A. Hekimyan, D. Bulakh, A. Sahakyan // 2015 Internet Technologies and Applications (ITA), September - 2015 - Glyndwr University, Wrexham, Wales, UK. - P. 310 - 313.
4. Razavi B. Design of Analog CMOS Integrated Circuits / B. Razavi - New York, NY, USA, 2001 - P. 465 - 471.
5. MCNEILL J. Architecture for Deterministic Digital Background Calibration of a 16- bit 1-MS/s ADC / J. MCNEILL, M. Coln, B. Larivee // IEEE J. Solid-State Circuits. - 2005. - № 12. - P. 2437 - 2445.
6. Hspice Руководство по применению, Синопсис, 2010. - C. 196.
Размещено на .ru
Вы можете ЗАГРУЗИТЬ и ПОВЫСИТЬ уникальность своей работы
