Функционально-логическое проектирование цифрового узла заданного типа в заданном базисе и проверка его функционирования при различных наборах воздействующих сигналов - Курсовая работа
Проектирование счетчика-делителя параллельного типа с использованием JK-триггеров на основе логического базиса. Определение требований к быстродействию триггеров и логических элементов. Анализ функционирования узла с помощью временных диаграмм сигналов.
При низкой оригинальности работы "Функционально-логическое проектирование цифрового узла заданного типа в заданном базисе и проверка его функционирования при различных наборах воздействующих сигналов", Вы можете повысить уникальность этой работы до 80-100%
Выполнить анализ функционирования узла с помощью временных диаграмм сигналов на входе, на выходах всех разрядов и на общем выходе узла. На да диаграммах необходимо показать взаимные сдвиги сигналов, которые определяются задержками распространения сигнала через триггеры и логические элементы. Рассчитать общее время задержки выходных сигналов относительно сигналов на входе и определить требования к быстродействию триггеров и логических элементов, обеспечивающих заданную частоту переключений полученного узла. Триггером называется устройство, обладающее двумя состояниями устойчиво горавновесия, основное назначение которого состоит в выполнении операции памяти. RS-триггеры, или триггеры с раздельными установочными входами: сигнал на входе S устанавливает триггер в состояние 1, сигнал на входе R - устанавливает в 0.В ходе выполнения курсовой работы был спроектирован счетчик-делитель параллельного типа с модулем счета 13 с использованием JK-триггеров на основе логического базиса И-НЕ.
Вывод
В ходе выполнения курсовой работы был спроектирован счетчик-делитель параллельного типа с модулем счета 13 с использованием JK-триггеров на основе логического базиса И-НЕ. Было рассчитано требование к быстродействию триггеров и логических элементов. Схема была исследована на ПЭВМ. Результаты исследования были представлены в отчете и совпали с теоретическими.
Также были получены практические навыки по разработке функциональных схем цифровых узлов на основе метода минимизации булевых функций и методов синтеза цифровых узлов в заданном базисе, закреплен опыт применения ПЭВМ для контроля правильности расчетов и исследования спроектированного функционального узла.
