Микросхемы синхронной динамической памяти SDRAM. Назначение сигналов в микросхемах SDRAM, переход на режим саморегенерации. Синхронизация DQS с системной тактовой частотой, методы повышения ее точности. Описание процесса пакетной передачи данных.
Аннотация к работе
Традиционная память с асинхронным интерфейсомЗдесь для доступа к ячейкам, расположенным в разных колонках одной строки, используется всего один импульс RAS#, во время которого выполняется серия обращений с помощью только импульсов CAS#. Страничный цикл для памяти EDO называют и “гиперстраничным”, так что второе название у этой памяти - HPM (Hyper Page Mode) DRAM. Здесь полный адрес (со стробами RAS# и CAS#) подается только в начале пакетного цикла; последующие импульсы CAS# адрес не стробируют, а только выводят данные - память уже “знает”, какие следующие адреса потребуются в пакете. Микросхемы синхронной динамической памяти SDRAM (Synchronous DRAM) представляет собой конвейеризированные устройства, которые на основе вполне обычных ячеек (время доступа - 50-70 нс) обеспечивают цикл 5-1-1-1, но уже при частоте шины 100 МГЦ и выше. Для начала любого цикла обращения к памяти требуется подать команду ACT, которая запускает внутренний формирователь RAS# для требуемой строки выбранного банка.