Синтез схемы двоичного сумматора по модулю 10 - Курсовая работа

Сумматоры предназначены для нахождения суммы нескольких многоразрядных чисел. Если слагаемые и сумма представлены в двоичной позиционной системе счисления, то сумматоры называются двоичными. Комбинационными называются такие сумматоры, которые не имеют обратных связей от выходов ко входам, то есть реализуются комбинационными логическими схемами. В отличие от комбинационных, имеются накапливающие сумматоры, в которых одним из слагаемых является сумма, найденная на предыдущем шаге вычислений.ПЛИС (программируемая логическая интегральная схема) - это большие интегральные микросхемы матричного типа, позволяющие программным способом реализовать логические функции большой сложности. Архитектура ПЛИС имеют потенциально большее быстродействие по сравнению с микроконтроллерами и DSP процессорами. Таким образом можно перечислить основные области применения ПЛИС: § Высокоскоростная обработка данных; В процессе проектирования устройств на ПЛИС используют языки описания устройств HDL (Hardwaredescriptionlanguage) - VHDL, Verilog, Abel, AHDL. Этап проектирования устройства на ПЛИС заключается в описании устройства на языке HDL, перевода описания в базис выбранной ПЛИС, трассировка внутренних ресурсов ПЛИС в соответствии ссо списком цепей, генерация результирующей прошивки.Поскольку на этапе декомпозиции требуется уменьшение сложности схемы, необходимо ввести критерий сложности. Абстрактной оценкой сложности схемы будем считать величинуПосле разделения сложность схемы составляет Разделение будем считать целесообразным, если в результате сложность схемы уменьшается: (1) Это означает, что выходов зависят фиктивно от некоторых входов . Фиктивной называется зависимость выходных сигналов от входных, если при изменении состояния на каком-либо входе логической схемы не происходит изменение состояния на определенном выходе этой схемы. Таким образом, процедура выделения параллельного блока должна включать проверку существенной зависимости каждого выхода от каждого из входов.В данном случае критерий разделения блоков несколько меняется - сложность описания схемы не должна возрастать. Это означает, что число состояний на выходе первого (старшего) блока по крайней мере в 2 раза меньше, чем количество состояний на его входах (и ). Число выходов старшего блока хотя бы на единицу меньше числа его входов. Если разложить числовую последовательность, заданного нам комбинационного, устройства по переменным первого блока, то получится матрица с строками и столбцами. По вертикали в этой матрице будут изменять свои значения входные переменные первого блока, а, по горизонтали - те переменные, которые не вошли в первый блок.Дан сумматор, который имеет схему следующего вида: Рис.4. Схема сумматора. Схема данного сумматора имеет 9 входов и 5 выходов. и - шестнадцатеричные цифры - 0, 1, 2 …, , , , , , . и входной и выходной сигналы переноса, принимают значения 1 или 0 (есть перенос или нет). Получим систему собственных функций сумматора.Декомпозицию блока сумматора будем проводить в программе Decomposer. Блоки 8 и 9 имеют последовательность 0112 1223, блок 1 имеет последовательность 0 2 5 9 1 4 8 A 4 8 AD 5 9 C *, блоки 2 и 4 имеют последовательность 0 1 1 *, блоки 3 и 5 имеют последовательность 0 1 1 2 и блок 7 имеет последовательность 0 1 1 0.Рассмотрим блоки 2 и 4 с последовательностью 0 1 1 *. На выходе получим стандартный блок ИЛИ (or2) Блок 2 и 4 в программе Decomposer. Блок 2 и 4 в программе XILINXPROJECTNAVIGATOR Проводя параллельную и последовательную декомпозицию блоков 3 и 5 получим следующую схемуДекомпозицию входного кодопреобразователя сумматора будем проводить в программе Decomposer. После ввода исходной логической последовательности получаем синтезируемую схему входного кодопреобразователя Декомпозицию выходного кодопреобразователя сумматора будем проводить в программе Decomposer. После ввода исходной логической последовательности получаем синтезируемую схему входного кодопреобразователя Блоки 8 и 15 имеют последовательность 011* , * доопределяем единицей и получаем стандартный блок ИЛИ.use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; sum_prom(3 downto 0) <= sum(3 downto 0) when sum <"1010" else (sum(3 downto 0) "0110"); O(3 downto 0) <= sum_prom(3 downto 0) when sum_prom(3 downto 0) <"0110" else (sum_prom(3 downto 0) "0010");В результате выполнения данного курсового проекта были проработаны различные варианты реализации двоичного сумматора по модулю 10. Проведен логический синтез трех вариантов схемы сумматора и выбрана для дальнейшего исследования схема, сложность реализации которой на кристаллах ПЛИС является наименьшей.

Содержание

Введение

1. Теоретическая часть

1.1 Электронный компонент ПЛИС

1.2 Декомпозиция логических схем

1.2.1 Параллельная декомпозиция

1.2.2 Последовательная декомпозиция

2. Синтез схемы сумматора по модулю 10

2.1 Числовая последовательность сумматора

2.2 Декомпозиция логической схемы сумматора

2.3 Детализация и покрытие заданными элементами отдельных блоков схем

2.4 Схема с кодопреобразователями на входах и выходах и декомпозиция отдельных блоков

2.5 Описание сумматора на языке VHDL

2.6 Сравнительный анализ затрат ресурсов ПЛИС

Выводы