Микропрограммный автомат, управляющий выполнением умножения чисел в двоичной системе счисления с плавающей запятой с характеристикой вторым способом в дополнительном коде с автоматической коррекцией, в основном логическом базисе; разрядность операндов.
Аннотация к работе
Последние годы с большой интенсивностью ведутся работы по созданию и применению различных автоматических систем для переработки информации. 1 Постановка задачи Синтезировать микропрограммный автомат, управляющий выполнением умножения чисел в двоичной системе счисления с плавающей запятой с характеристикой вторым способом в дополнительном коде с автоматической коррекцией, в основном логическом базисе. Если в анализируемом разряде множителя находится единица, то необходимо добавить множимое к сумме, в противном случае никаких действий над суммой производить не нужно. 2.2 Умножение чисел в дополнительном коде с автоматической коррекцией Результатом умножения является число в ДК со знаком. При умножении чисел с ПЗ в порядках может возникнуть ПРС. Для этого производится сдвиг произведения на разряд влево и уменьшение значения характеристики на единицу. 2.4 Численный пример Множимое:C=-75 =-1001011 Представление с ПЗ:С=1 0100 01101010000 Множитель:D=22 =10110 Представление с ПЗ:D=0 0010 10110000000 Умножение мантисс чисел приведено в таблице 1. Таблица 1 Множитель ® Множимое ¬ Сумматор Примечание 0.1011000000 0 0 1.11111111111 01101010000 0.00000000000 00000000000 сдв 0.0101100000 0 0 1.11111111110 11010100000 0.00000000000 00000000000 сдв 0.0010110000 0 0 1.11111111101 10101000000 0.00000000000 00000000000 сдв 0.0001011000 0 0 1.11111111011 01010000000 0.00000000000 00000000000 сдв 0.0000101100 0 0 1.11111110110 10100000000 0.00000000000 00000000000 сдв 0.0000010110 0 0 1.11111101101 01000000000 0.00000000000 00000000000 сдв 0.0000001011 0 0 1.11111011010 10000000000 0.00000000000 00000000000 сдв 0.0000000101 1 0 1.11110110101 00000000000 0.00001001011 00000000000 выч 0.00001001011 00000000000 сдв 0.0000000010 1 1 1.11101101010 00000000000 0.00001001011 00000000000 сдв 0.0000000001 0 1 1.11011010100 00000000000 1.11011010100 00000000000 сл 1.11100011111 00000000000 сдв 0.0000000000 1 0 1.10110101000 00000000000 0.01001011000 00000000000 выч 0.00101110111 00000000000 сдв 0.0000000000 0 1 1.01101010000 00000000000 1.01101010000 00000000000 сл 1.10011000111 00000000000 Складываем характеристики чисел: характеристика С: 0100 характеристика D: 0010 коррекция характеристики: 1000 коррекция при округлении: 1011 характеристика Y: 1001 Представление с ПЗ: Y=1 1001 10011000111 Нормализуем: Y=1 1000 00110001111 Произведение: Y=-11001110010 =-1650 3 Обоснование и выбор функциональной схемы операционной части устройства и определение микроопераций и логических условий Операционный автомат содержит следующие элементы (приложение А): 8и разрядный регистр RG1 для хранения характеристик; 25и разрядный сдвиговый регистр RG2 для хранения множителя; 47и разрядный сдвиговый RG3 для хранения множимого; 47и разрядный сдвиговый регистр RG4 для хранения частных сумм; 8и разрядный сумматор SM1 для сложения характеристик; 47и разрядный сумматор SM2 для сложения множимого с частными суммами; обратный 8и разрядный счетчик СТ1 для хранения характеристик и работы с ними; обратный 5и разрядный счетчик СТ2 для управления циклом умножения; 47и разрядный двухплечевой мультиплексор для получения инвертированного или неинвертированного множимого; 8и разрядный элемент “и” для обнаружения возможности нормализации результата; 5и разрядный элемент “и” для управления циклом; 2 схемы сложения по модулю два и 2-х входовой элемент «и» для выявления нулевых операндов; 2 схемы сложения по модулю два и 2-х входовой элемент «или-не» для выявления ПРС; 1 схема сложения по модулю 2 и 2-х входовой элемент “или” для управления нормализацией результата; 1 схема сложения по модулю 2 для работы с 2-мя разрядами множителя; 1 D-триггер для хранения старшего разряда характеристики 1-го операнда; 1 RS-триггер для хранения признака ПРС; инвертор для коррекции полученной характеристики; усилитель-формирователь для выдачи результата на выходную шину; Операнды разрядностью 4 байта поступают по входной шине в операционный автомат.