Розробка двійкового суматора на мові VHDL - Курсовая работа

бесплатно 0
4.5 73
Синтез двійкового суматора за допомогою програмного пакету Decomposer, для вирішення завдань автоматизованого логічного синтезу цифрових схем з використанням методів багаторівневої декомпозиції та їх реалізації на мікросхемах програмованої логіки.

Скачать работу Скачать уникальную работу

Чтобы скачать работу, Вы должны пройти проверку:


Аннотация к работе
У даній роботі показані основні принципи формування логічної послідовності двійкового суматора. Синтезовано суматор за допомогою пакету Decomposer, описано суматор на мові VHDL. А також було використано систему наскрізного проектування - програмні засоби WEBPACK ISE. В курсовій роботі розробити двійковий суматор на мові VHDL, синтезувати суматор за допомогою програмного пакету Decomposer, який призначений для вирішення завдань автоматизованого логічного синтезу цифрових схем з використанням методів багаторівневої декомпозиції та їх реалізації на мікросхемах програмованої логіки. Синтезувати суматор;Такий підхід склався історично, оскільки цифрові пристрої спочатку реалізовувалися релейно-контактними схемами, а потім - схемами на безконтактних логічних елементах (лампових, магнітних, магнітонапів-провідникових і напівпровідникових). Крім того, в якості конфігуруючих логічних блоків (КЛБ) сучасних ПЛІС типу FPGA (Field Programmable Gate Arrays) використовуються логічні модулі на основі мультиплексорів або програмованих ПЗП (LUT-Look-Up Tables ). В результаті виконання цих етапів виходить схема, що складається із заданих логічних елементів. Тому процедуру структурного синтезу слід проводити таким чином, щоб отримати схему, що містить мінімальну кількість логічних блоків (елементів). Багатозначна (реально 5-, 9-або 12-значна) логіка дає можливість виявляти за допомогою моделювання такі явища в схемах, як гонки, невизначеності на виходах схем (наприклад, асинхронного RS-тригера при заборонених значеннях вхідних сигналів), вирішувати завдання мультиплексування шини.Для нетривіальних схем методи декомпозиції дають суттєвий виграш по відношенню до використовуваних ресурсів. Як видно з таблиць 5-6, традиційний в наш час підхід опису цифрових пристроїв (VHDL) для суматора в коді 7-4-2-1 при трасуванні в кристал не дає істотного виграшу, ніж схема, отримана в результаті декомпозиції .

Вы можете ЗАГРУЗИТЬ и ПОВЫСИТЬ уникальность
своей работы


Новые загруженные работы

Дисциплины научных работ





Хотите, перезвоним вам?