Структурная, функциональная и принципиальная схема для устройства регистровой памяти типа "магазин". Выполнение необходимых расчетов для обеспечения требуемых токов и потенциалов для используемых элементов. Временные соотношения и потребляемая мощность.
Аннотация к работе
В цифровой аппаратуре широко используются небольшие вспомогательные запоминающие устройства с неявно выраженной адресацией, служащие для хранения очередей и называемые иногда буферами данных. Стековые структуры данных возникают в цифровых устройствах, когда процесс выполнения менее срочного задания прерывается более срочным и все данные, связанные с прерванной работой, засылаются на временное хранение в буфер типа «магазин». и в стеке по мере погружения туда (сверху) новых и новых данных формируется очередь слов, стековый порядок извлечения которых (тоже сверху) соответствует правильной по рангу срочности очередности их обработки. При этом адрес, по которому производится засылка в стек, всегда на единицу больше адреса, по которому выполняется чтение из стека. Блок управления в свою очередь состоит из блока формирования адреса, блока дешифрации адреса и блока проверки заполнения памяти.3 представлена функциональная схема блока управления памятью Формирование адреса чтения показано пунктиром (то с использованием инкрементора).Счетчик хранит адрес чтения и уменьшается на 1 при каждом чтении, при записи счетчик увеличивается на 1. Счетчик пятиразрядный, т.е. ведет счет от 0(00000) до 31(11111). Первый счетчик D1 считает от 0(0000) до 15(1111), при этом второй счетчик D2 переключается выходом , но так как этот сигнал низкого уровня, то приходится ставить инвертор (К561ЛА7). При переносе разряда на второй счетчик требуется сбросить первый счетчик, для чего инверсный сигнал посылается на вход сброса счетчика 1. Так как счетчик должен считать 1 при входе WR, то этот сигнал надо подать на вход U/D (переключатель направления счета), а при входе RD наоборот.Блок дешифрирования адреса осуществляет доступ к регистрам в зависимости от значения адреса пришедшего по адресным линиям. Дешифратор получает значение адреса регистра от счетчика по пяти адресным линиям. В соответствии с адресом дешифратор посылает активный сигнал разрешения записи одному из регистров, который получив этот сигнал, записывает данные с шины. Далее представлена схема реализации дешифратора на 25=32 адресов при помощи каскада дешифраторов К561ИД1. Следует заметить, что вначале приходит адрес WA0, за ним через некоторое время WA1, затем WA2, ЗАТЕМWA3 и последним приходит сигнал WA4, в связи с этим необходима задержка для сигнала WR/ до тех пор пока не придет последний адресный сигнал.Данный блок предназначен для выявления ситуаций обнуления и переполнения памяти. Если счетчик обнулен то буфер пуст, а если наоборот все разряды счетчика единицы то «буфер полон».Смысл этих сигналов понятен из их названия.Блок регистров представляет собой набор из 32-х восьмиразрядных регистров с параллельным вводом и выводом информации. Регистры имеют Z-состояние. С выхода блока дешифрирования адреса на регистры поступают сигналы разрешения записи и чтения. Сигнал разрешения записи WC является для регистра стробирующим, по нему регистр считывает данные с шины записи.Четырехразрядный двоичный реверсивный счетчик К561ИЕ11 содержит четыре триггера, срабатывающих по положительному фронту на информационных входах. Микросхема имеет следующие входы: Контакт Обозначение Описание 2 Q3 Выход 4 разряда 3 S3 Вход 4 разряда 4 S0 Вход 1 разрядаОн применяется для преобразования входного трехразрядного кода в октальный. При этом вход В разрешает или запрещает преобразование. Микросхема имеет следующие входы: КОНТАКТОБОЗНАЧЕНИЕОПИСАНИЕ 1 Q4 Выход 2 Q2 ВыходК561ИР6 - 8-разрядный двунаправленный шинный регистр со входами и выходами как параллельными, так и последовательными. Микросхема имеет следующие входы: КОНТАКТОБОЗНАЧЕНИЕОПИСАНИЕ 1 B7 Вход 2 B6 Вход 3 B5 ВходОн сравнивает два четырехразрядных числа и имеет 3 выхода QAB. 1 B2 3 разряд слова В 2 A2 3 разряд слова А 3 QA=B Выход 7 A1 2 разряд слова А 8 Общ. 10 A0 1 разряд слова А 11 B0 1 разряд слова ВОбозначение Наименование Количество D2,D4,D9-D71(НЕЧЕТНЫЕ),D73.2 D80,D81,D82 Элемент НЕ 38Напряжение питания 5В подать: на 16-й вывод микросхем D3, D5, DN1-DN8, D6,D7, D73,D75,D76,D77,D78 на 14-й вывод микросхемы D1, D73.1, D79, D83 на 24-й вывод микросхем регистров. на 13-й вывод микросхем регистров, на 6-й вывод микросхем D6 К цепи ОБЩ. подключить: 1-й вывод микросхем D3, D5,D7,регистров, D73 2-й вывод микросхем D6,D7,регистров 3-й вывод микросхем D3, D5,D7,регистров 4-й вывод микросхем D1, D3, D5, DN1-DN8, D6,D7,регистров, D73, D73.1ta0 - время задержки 1-й адресной линии ta1 - время задержки 2-й адресной линии ta2 - время задержки 3-й адресной линии ta3 - время задержки 4-й адресной линии ta4 - время задержки 5-й адресной линии ta0 = 60 190 150=400 нс ta1 = ta0 150нс = 550нс ta2 = ta0 150нс = 700нс ta3 = ta0 150 = 850нс ta4 = ta0 тне ta3 = 150нс 190нс 850 = 1190нсt3 - Задержка на элементах D73, D73.1, D73.
9.3 Временная диаграмма блока проверки заполнения памяти
9.4 Временная диаграмма блока регистров
10. Расчет параметров устройства
10.1 Токи и потенциалы
10.2 Нагрузка
10.3 Потребляемая мощность
11. Заключение
Библиографический список
1. Задание на курсовой проект
Введение
В цифровой аппаратуре широко используются небольшие вспомогательные запоминающие устройства с неявно выраженной адресацией, служащие для хранения очередей и называемые иногда буферами данных. Часто их строят на основе регистровой памяти.
Часто используемым в цифровой технике буфером является буфер типа «магазин», или стек, или LIFO. В отличии от нормальной очереди здесь в качестве первого кандидата на обслуживание выбирается то слово, которое встало в очередь последним. По такому закону заряжается патронами и освобождается в процессе работы магазин автоматического оружия, откуда и произошло одно из названий. Стековые структуры данных возникают в цифровых устройствах, когда процесс выполнения менее срочного задания прерывается более срочным и все данные, связанные с прерванной работой, засылаются на временное хранение в буфер типа «магазин». Выполнение срочного задания может быть в свою очередь прервано поступлением сверхсрочного и т.д.- и в стеке по мере погружения туда (сверху) новых и новых данных формируется очередь слов, стековый порядок извлечения которых (тоже сверху) соответствует правильной по рангу срочности очередности их обработки.
3. Общий принцип работы памяти типа "очередь"
Рис. 1. Буфер типа "Магазин"
Счетчик должен быть реверсивным, т.е. уметь прибавлять 1, когда поступает команда «Заслать в стек» и вычитать 1 при команде «Извлечь из стека». При этом адрес, по которому производится засылка в стек, всегда на единицу больше адреса, по которому выполняется чтение из стека. Постоянный сдвиг на единицу адреса записи относительно адреса чтения выполняет инкрементор. Стек имеет два особых состояния: «буфер пуст» и «буфер полон». Обнаруживаются они непосредственно по нулевому и по максимальному возможному (все единицы) состоянием счетчика адреса. 4. Общая структурная схема
Структурная схема устройства регистровой памяти типа "магазин" представлена на рис. 2
Рис. 2. Структурная схема
Регистровая память типа "магазин" состоит из двух блоков. Блок управления предназначен для вычислений адресов записи и считывания, проверки буфера на переполнение, обнуления памяти и синхронизации с потоком данных. Входными сигналами для блока управления являются сигнал обнуления памяти, сигнал разрешения записи в память, сигнал разрешения чтения из памяти.
Блок управления в свою очередь состоит из блока формирования адреса, блока дешифрации адреса и блока проверки заполнения памяти.
Блок регистров представляет собой обыкновенный регистровый файл.
Принцип работы устройства заключается в следующем. Сигнал записи в память поступает в блок управления, по его приходу в блоке формирования адреса формируется адрес записи путем прибавления единицы к текущему адресу. Сформированный адрес поступает на вход блока дешифрации адреса. Далее по линии определяемой поступившим адресом посылается сигнал соответствующему регистру в блоке регистров о том, что на шине записи находятся данные, которые нужно записать. Данные записываются в регистр. Если при этом адрес записи становится равным максимальному адресу памяти, то выдается сигнал о том, что буфер полон.
Чтение из памяти осуществляется аналогичным методом. Сигнал чтения из памяти поступает в блок управления, по его приходу в блоке формирования адреса формируется адрес чтения. Сформированный адрес поступает на вход блока дешифрации адреса. Далее по линии определяемой поступившим адресом посылается сигнал соответствующему регистру в блоке регистров о том, что регистру пора выдать данные на шину чтения. Данные считываются из регистра. Если при этом адрес записи становится равным нулю, то выдается сигнал о том, что буфер пуст.