Разработка метода уменьшения аппаратурных затрат в схеме композиционно-микропрограммного устройства управления с элементарными цепями, ориентированный на технологию гибридных FPGA. Уменьшение числа LUT элементов в схеме адресации устройства управления.