Разработка устройства управления приводом часового механизма с шаговым двигателем - Курсовая работа

В данном курсового проекте рассматривается разработка устройства управления приводом часового механизма с шаговым двигателем на базе ПЛИС.Устройство содержит генератор прямоугольных сигналов, стабилизированный кварцевым резонатором, набор делителей частоты, схему управления сдвиговым регистром, собственно сдвиговый регистр и мультиплексор, подключенный к управляемому шаговому двигателю через транзисторные ключи. Сигналы с выходов триггера поступают на управляющие входы сдвигового регистра DD8, устанавливая его в режим параллельной загрузки информации. К этому времени синхроимпульсы от генератора на микросхеме DD1, пройдя через цепочку делителей частоты на микросхемах DD5.1, DD6,7,9,11-13 и DD2, достигают микросхем DD5.2 и DD8, фиксируя значение 1000 в регистре DD8 и переключая его с помощью триггера DD5.2 в режим сдвига информации. Вход А мультиплексора притянут к уровню лог.0, и синхроимпульсы, фиксирующие информацию в регистре DD8, поступают на вход выбора канала мультиплексора через инвертор DD3.3, что заставляет мультиплексор DD10 по заднему фронту синхроимпульса переключать выход с канала В на канал А.Условное графическое обозначение микросхемы представлено на рис. Условное графическое обозначение микросхемы представлено на рис. Условное графическое обозначение микросхемы представлено на рис. Сигнал от входа D передается на выходы по переднему фронту сигнала синхронизации С. Условное графическое обозначение микросхемы представлено на рис.Есть возможность использовать такую же RC-цепь с той же целью путем выноса ее за пределы ПЛИС, то есть так же использовать дискретные резистор и конденсатор, но при ближайшем рассмотрении выясняется, что есть возможность вовсе отказаться от ее применения. Как видно из рисунка, схема теперь имеет 4 режима работы - ход двигателя вперед, ускоренный ход вперед, ускоренный ход назад и останов. В данной схеме в большинстве своем используются библиотечные модули ISE, но имеются три модуля, которых нет в стандартных библиотеках. begin count: process (C, res, R) begin if (res = "1" or R = "1") then counter "0"); В данной схеме частота, формируемая делителем DIV_2x10exp6, используется для задания повышенной скорости вращения вала управляемого двигателя, в то время как частота, получаемая с выхода делителя DIV12, отвечает за нормальный режим работы двигателя.Компания Xilinx является ведущим производителем микросхем программируемой логики - доля Xilinx на мировом рынке ПЛИС составляет, по данным самой компании, 51%. Поэтому неудивительно, что она производит широкий ряд ПЛИС различного назначения и степени сложности. Все ПЛИС можно разделить на две основные группы - FPGA и CPLD. Основным их отличием друг от друга является порядок их загрузки - при включении FPGA загружает прошивку из подключенной к ней микросхемы памяти, в то время как CPLD хранит прошивку внутри себя самой. Для реализации рассматриваемого устройства однозначным решением является выбор микросхемы типа CPLD, так как их номенклатура начинается от самых маленьких и дешевых чипов.ПЛИС семейства CLPD состоят из множества макроячеек, количество которых различно в зависимости от конкретной микросхемы. В типовой состав макроячейки входит D-триггер, набор логических элементов и т.н. Таким образом, можно рассматривать 3 уровня реализации проекта в ПЛИС: 1. На этом уровне ПЛИС можно рассматривать как "черный ящик", получающий входные сигналы и обрабатывая их в соответствии с заданной функцией формирующий выходные сигналы. Устройство рассматривается как логически связанная совокупность сложных компонентов, таких как дешифраторы, счетчики, мультиплексоры, компараторы и т.д.Одним из завершающих этапов проектирования устройства на базе ПЛИС, который предшествует этапу генерации файла "прошивки" и программирования ПЛИС, является этап назначения соответствия входов/выходов реализованной схемы к выводам микросхемы ПЛИС. Микросхема XC9536-10VQ44 имеет ряд выводов, использование которых в качестве выводов общего назначения невозможно или не рекомендуется. Последние 3 типа выводов могут быть использованы в качестве выводов общего назначения, но при необходимости реализации функций общего сброса или общей предустановки или общего тактирования рекомендуется назначать соответствующие входы именно на них.Во время разработки нового устройства часто необходимо также решать задачу расчета потребляемой мощности. Для этого в Xilinx ISE встроен модуль XPOWER, позволяющий оценить будущее потребление ПЛИС исходя из многочисленных параметров, таких как напряжение питания ПЛИС, используемый чип, количество используемых выводов и логических ячеек, тактовая частота. Он поддерживает ПЛИС FPGA начиная от Spartan 2 до 7 серии FPGA, таких как Virtex-7, Kintex-7, Artix-7. Ниже показан расчет потребления спроектированной схемы в ПЛИС XC2S15 серии Spartan 2 и в ПЛИС XC4VLX15 серии Virtex 4. Total estimated power consumption: 50Одна ПЛИС может заменить целый набор микросхем дискретной логики, потребляя при это

Содержание

Введение

1. Анализ исходного устройства

1.1 Анализ исходной электрической схемы

1.2 Анализ элементной базы

2. Синтез схемы на базе ПЛИС

2.1 Реализация исходной элементной базы и синтез схемы на ПЛИС

2.2 Выбор микросхемы ПЛИС

2.3 Уровни реализации структуры ПЛИС

2.4 Назначение выводов ПЛИС

2.5 Расчет энергопотребления с помощью утилиты XPOWER

Заключение

Список литературы

В данном курсового проекте рассматривается разработка устройства управления приводом часового механизма с шаговым двигателем на базе ПЛИС. Исходными данными для проектирования является принципиальная схема данного устройства на дискретных элементах.

Целью курсового проекта является разработка устройства на базе ПЛИС фирмы Xilinx, который выполнял бы те же функции, что и вышеназванное устройство. Разработка производится с использованием САПР ISE Xilinx 9.2. Использование интегрированной среды разработки значительно упрощает процесс проектирования, программирования и отладки устройства.