Разработка четырехразрядного сумматора с записью результата алгебраического сложения 2-ух двоичных чисел в выходной регистр. Обратный код n-разрядного числа N. Проведение испытания с использованием симуляционного пакета программного обеспечения Analiser.
Аннотация к работе
Как известно, все многообразие математических операций (вычитание, умножение, деление, вычисление тригонометрических функций, извлечение корня и т. д.) можно свести к единственной операции сложения прямых, обратных или сдвинутых на определенное число разрядов кодов чисел. Сумматор - это узел ЭВМ, в котором суммируются коды чисел. Как правило, любой сумматор представляет собой комбинацию одноразрядных сумматоров. Сумматоры различают по принципам построения: накапливающего типа и комбинационного типа.Разработать 4-ех разрядный сумматор с записью результата алгебраического сложения 2-ух двоичных чисел в выходной регистр. Исходные числа задаются в прямом коде со старшим знаковым разрядом. Схему устройства и моделирование примеров сложения чисел выполняется в программе Analizer.Сумматор - устройство, предназначенное для выполнения операций сложения и вычитания над многоразрядными числами (операндами). Многоразрядный сумматор состоит из одноразрядных, реализующих сложение одноразрядных чисел. Одноразрядный сумматор, на вход которого поступают два одноразрядных числа Ai и Bi , а на выходе формируются также одноразрядные числа суммы Si и переноса Pi, называют полусумматором (рис. Если одноразрядный сумматор реализует сложение трех одноразрядных чисел Ai, Bi и Сі(перенос из младшего разряда), то такой сумматор называют полным. Согласно выражениям (2.1) полусумматор можно реализовать в базисе элементов И-НЕ(рис.При этом цифра каждого разряда обратною кода N0 дополняет соответствующую цифру исходного числа N до наибольшей цифры a - 1 (для десятичных чисел до 9). Сложение целых двоичных чисел с учетом знаков можно свести к обычному суммированию их обратных кодов. Эти коды для положительных чисел совпадают с прямым кодом, в котором один разряд (обычно старший) используется для кодирования знака числа (0 для положительного и 1 для отрицательного). Сложение осуществляется по правилам двоичной арифметики разряд за разрядом, включая знаковые разряды.Исходя, из формулировки задачи определим технические средства необходимые для реализации устройства с заданными характеристиками и свойствами. Простой регистр с параллельной загрузкой и трехстабильным выходом используется для хранения кодов алгебраического сложения двух чисел. При перепаде низкого уровня на высокий на входе S данные со входов DI7-DI0 загружаются в регистр.Для проведения испытания сконструированной модели был использован симуляционный пакет программного обеспечения Analiser. В качестве тестовых данных использовались записи чисел в прямом и обратном кодах, представленные в таблице 6.1. сумматор алгебраическое сложение регистрВ данной курсовой работе разработан и протестирован четырех разрядный сумматор, реализованный в базисе элементов ИЛИ-НЕ и на дешифраторах, используя обратный код записи числа. Процесс создания и тестирования производился с помощью программы Analizer, что позволило закрепить знания в работе с данной программой.
План
Содержание
Введение
1. Техническое задание
2. Принцип построения сумматора
3. Обратный код
4. Выбор компонентов
5. Разработка схемы
6. Моделирование
Заключение
Список литературы
Введение
Как известно, все многообразие математических операций (вычитание, умножение, деление, вычисление тригонометрических функций, извлечение корня и т. д.) можно свести к единственной операции сложения прямых, обратных или сдвинутых на определенное число разрядов кодов чисел. Поэтому одним из основных узлов арифметических устройств ЭВМ является сумматор.
Сумматор - это узел ЭВМ, в котором суммируются коды чисел. Сумматоры многоразрядных чисел, которыми оперирует машина, составляются из одноразрядных сумматоров. Как правило, любой сумматор представляет собой комбинацию одноразрядных сумматоров. Сумматоры различают по принципам построения: накапливающего типа и комбинационного типа. Сумматоры накапливающего типа строят на сложных JKRS-триггерах, дополняя их выходы достаточно сложными схемами формирования и распространения переносов. Процесс сложения при этом осуществляется поэтапно. Сначала на триггерах сумматора фиксируется код первого операнда, затем на счетные коды разрядов подается код второго операнда. По зависимостям на каждом триггере формируются одноразрядные суммы и значения переносов между разрядами. Учет возникающих переносов задерживает формирование окончательного результата суммы и может требовать дополнительных тактов сложения. Изза этого многоразрядные схемы сумматора накапливающего типа используются достаточно редко.
Более часто для построения сумматоров используются сумматоры комбинационного типа. Обычно у такого сумматора на входе и выходе имеются регистры для хранения и преобразования кодов операндов и результата
Вывод
В данной курсовой работе разработан и протестирован четырех разрядный сумматор, реализованный в базисе элементов ИЛИ-НЕ и на дешифраторах, используя обратный код записи числа.
Процесс создания и тестирования производился с помощью программы Analizer, что позволило закрепить знания в работе с данной программой.
Следует так же отметить недостатки в использовании обратного кода для записи чисел. В обратных двоичных кодах имеются два кода числа 0: это положительный и отрицательный ноль. Что приводит к некоторому усложнению операции суммирования. Так же перенос из старшего (знакового) разряда, при суммировании чисел, если он возникает, не игнорируется, а прибавляется к младшему разряду суммы.
Из выше сказано считаю, что целесообразнее использовать дополнительный код записи чисел.
Список литературы
Шарапов А. В. Примеры решения схемотехнических задач. Учебное пособие. - Томск: ТИАСУР, 1994. - 141 с.
Описание симулятора (электронная версия);
Применение полупроводниковых индикаторов/ Н.Н. Васерин, Н.К. Дадерко, Г.А. Прокофьев; Под ред. Е.С. Липина. - М.: Энергоатомиздат, 1991. - 200 с.
Основы проектирования цифровых схем.: Пер. с англ. - М. : Издательский дом «Вильямс»,2004. - 320с. : ил. - Парал. Тит. Англ. ISBN 5-8459-0685-7 (рус.)
Схемотехника электронных средств : учеб. Пособие для студ. высш. учеб. заведений / Б.Ф.Лаврентьев. - М. : Издательский цент «Академия», 2010. - 336с.