Разработка схемы арифметическо-логического устройства для выполнения арифметической операции - Курсовая работа

бесплатно 0
4.5 176
Алгоритм реализации арифметической операции и разработка блок-схемы устройства. Составление и минимизация логических выражений работы блоков. Логическая схема регистра, сумматора, сдвига и мультиплексора. Анализ и синхронизация работы устройства.


Аннотация к работе
Аппаратура, построенная на микросхемах повышенной сложности, обладает технико-экономическими преимуществами, поэтому внедрение БИС и СБИС - одно из главных направлений развития современной радиоэлектроники. Применение высокопроизводительных вычислительных машин позволяет резко повысить уровень научных исследований и технического проектирования.3) Результат представить в форме код знака - модуль числа. Входные числа имеют дробную часть 4 бита, знаковый бит числа равен 0, так как числа находятся в диапазоне от 0 до 1. Если количество нулей в разрядной сетке числа А, больше чем количество нулей в разрядной сетке числа В, ты выполним сложение иначе вычитание. Выполняем проверку условия, если количество нулей в разрядной сетке числа А, больше чем количество нулей в разрядной сетке числа В, то условие истинно. Представим число в форме код знака - модуль числаЗапишем числа в блоки хранения. Выполняем проверку условия, если количество нулей в разрядной сетке числа А, больше чем количество нулей в разрядной сетке числа В, то условие истинно.Несколько триггеров можно объединить в регистр - узел для хранения чисел с двоичным представлением цифр разрядов. В параллельном регистре на тактируемых D-триггерах рисунок 1 код запоминаемого числа подается на информационные входы всех триггеров и записывается в регистр с приходом тактового импульса. Такой триггер имеет вид: Где D - информационный вход триггера, С - разрешение на запись (управляющий сигнал), Q и - прямой и инверсный выходы.Сумматор - логический операционный узел, выполняющий арифметическое сложение кодов двух чисел. При арифметическом сложении выполняются и другие дополнительные операции: учет знаков чисел, выравнивание порядков слагаемых и тому подобное. Указанные операции выполняются в арифметическо-логических устройствах (АЛУ) или процессорных элементах, ядром которых являются сумматоры. Сумматоры классифицируют по различным признакам.По приходу тактового импульса С первый триггер записывает код X (0 или 1), находящийся в этот момент на его входе D а каждый следующий триггер переключается в состояние, в которой до этого находился предыдущий. Так происходит потому, что записываемый сигнал проходит со входа D триггера к выходу Q с задержкой, большей длительности фронта тактового импульса (в течение которого происходит запись). Каждый тактовый импульс последовательно сдвигает код числа в регистре на один разряд. До прихода следующего тактового импульса это число хранится в регистре в виде параллельного кода на выходах S3-S1. Если необходимо получить последовательную информацию в последовательном коде, то ее снимают с выхода S4 в момент прихода следующих четырех импульсов такой режим называется режимом последовательного считывания.На временной диаграмме изображается: куда и в какое время подается сигнал, в нашем случае эти сигналы можно назвать управляющими. Длительность сигнального импульса определяется максимальным временем прохождения сигнала между любыми элементами памяти.На вход С постоянно подаются синхроимпульсы, при подаче ссинхроимпульса у нас проверяется условие: если на выходе все нули, то заносим в регистр 1, иначе 0.В ходе выполнения курсового работы была построена схема АЛУ для выполнения данной арифметической операции .

План
Содержание

Введение

1. Алгоритм реализации арифметической операции

2. Разработка блок-схемы устройства

3. Составление и минимизация логических выражений работы блоков

3.1 Составление логической схемы регистра

3.2 Составление логической схемы сумматора

3.3 Составление логической регистра сдвига

3.4 Составление комбинационной схемы мультиплексора

4. Анализ и синхронизация работы устройства

5. Проектирование логической схемы устройства и блока синхронизации

Заключение

Список использованной литературы

Приложение арифметический логический мультиплексор синхронизация

Введение
В настоящее время находят применение микросхемы разной сложности: СБИС, БИС, СИС и МИС. Аппаратура, построенная на микросхемах повышенной сложности, обладает технико-экономическими преимуществами, поэтому внедрение БИС и СБИС - одно из главных направлений развития современной радиоэлектроники.

Применение высокопроизводительных вычислительных машин позволяет резко повысить уровень научных исследований и технического проектирования. Развитие таких отраслей современной науки и техники, как атомная энергетика и реактивная техника, было бы невозможно без современных цифровых машин.

Сстимулирующей развитие вычислительной техники, является потребность обработки больших объемов информации для учета, планирования народного хозяйства, управления производством. Именно эти потребности вызвали к жизни еще в начале текущего столетия счетно-аналитические или перфорационные машины.

Вывод
В ходе выполнения курсового работы была построена схема АЛУ для выполнения данной арифметической операции . Была разработана схема сложения вычитания в обратных кодах, разработан блок для перевода числа в форму код знака - модель числа. Также был разработан блок синхронизации, который управляет работой АЛУ.

Список литературы
Проектирование цифровых систем на комплектах микропрограммируемых БИС. Под редакцией В. Г. Колесникова.

Сергеев Н. П., Вашкевич Н.П. Основы вычислительной техники. - М.: Высшая школа.

Фистер М. Логическое проектирование цифровых вычислительных машин.

Каган Б. М. Электронные вычислительные машины и системы.

Размещено на .ru
Заказать написание новой работы



Дисциплины научных работ



Хотите, перезвоним вам?