Структура микропроцессорной системы, алгоритм ее управления и передачи сигналов. Карта распределения адресов. Разработка электрической принципиальной схемы и выбор элементной базы. Расчет потребляемого тока, блока питания, программного обеспечения.
Аннотация к работе
Микроконтроллер помимо центрального процессора содержит память и многочисленные устройства ввода/вывода: последовательные и параллельные каналы передачи информации, аналого-цифровые преобразователи, таймеры реального времени и т.д. Порт P0 может быть использован для организации шины адреса/данных при работе микроконтроллера с внешней памятью данных или программ, при этом через него выводится младший байт адреса (A0-A7), выдается из микроконтроллера или принимается в микроконтроллер байт данных. Порт P2 может быть использован для организации шины адреса при работе микроконтроллера с внешней памятью данных или программ, при этом через него выводится старший байт адреса (A8-A15) для доступа к памяти программ; средний и старший байт адреса (A8 - A15, A16 - A23) для доступа к памяти данных. В виду того, что порт Р0 работает в мультиплексном режиме, выводит младший байт адреса, а также выдает и принимает в микроконтроллер байт данных при работе с внешней памятью программ/данных и устройствами ввода - вывода. То есть разница между начальным адресом модуля Озу и оставшимся модулями заключается лишь в разряде A15 адресной шины, так как для работы нашего ОЗУ на вход CS надо заводить 0, а все наши адреса находятся в диапазоне при А15=0, то схема дешифратора будет проста мы просто заводим А15 на CS ОЗУ.В данном курсовом проекте была разработана микроконтроллерная система для управления некоторым объектом. Разработка управляющей микропроцессорной системы состоит из следующих этапов разработки аппаратной части МПС и разработки программного обеспечения.
Введение
В настоящее время жизнь современного человека уже трудно представить без электронных устройств. Они используются во всех сферах жизни и деятельности людей. В современной технике все чаще используются встраиваемые компьютерные системы, основанные на микропроцессорах и однокристальных микроконтроллерах.
Микропроцессорная система - это функционально законченное изделие, состоящее из одного или нескольких устройств.
Микроконтроллер помимо центрального процессора содержит память и многочисленные устройства ввода/вывода: последовательные и параллельные каналы передачи информации, аналого-цифровые преобразователи, таймеры реального времени и т.д.
Микроконтроллеры в основном применяются в системах автоматического управления, встраиваемые в различные устройства: сотовые телефоны, фотоаппараты, телевизоры, стиральные машины, микроволновые печи и т.д.
На сегодняшний день производители микропроцессоров все больше и больше сближают их с однокристальными микроконтроллерами, сочетая в одном кристалле вычислительную мощь и возможность реализации функций контроля и управления.
Использование микроконтроллеров в оборудовании позволяет повысить производительность, качество работы, помогает снизить затраты некоторых ресурсов. Дает возможность решать сложные проблемы программного регулирования, существенно улучшает технические и экономические характеристики автоматизированного оборудования.
1. Анализ технического задания
Целью курсового проектирования является разработка микропроцессорной системы (МПС) для управления некоторым объектом. МПС принимает информацию {Х} об объекте управления (ОУ) от аналоговых и цифровых датчиков, вырабатывает управляющие воздействия {Y} в соответствии с законом управления и подает их на исполнительные механизмы (ИМ). В МПС поступают от ОУ также сигналы прерывания {INT} от датчика аварийной ситуации и от клавишного пульта.
Рисунок 1 - Объект, управляемый МПС
МПС состоит из микропроцессорного модуля (МПМ), оперативного и постоянного запоминающих устройств (ОЗУ и РПЗУ), интерфейсных устройств ввода и вывода (ИУВВ), пульта управления, соединенных с помощью общей шины.
Проектирование МПС надлежит довести до уровня схемы электрической принципиальной, а также необходимо разработать программу, реализующую алгоритм управления объектом. Основываясь на требованиях к проектируемой МПС выбирается следующее: 1. Тип микроконтроллера - ADUC 812
2. Цифровые датчики: х1, х2, х3, х4;
3. Аналоговые датчики: х5, х6, х7;
Погрешность обработки аналогово сигнала < 0,5 %;
4. Аварийный датчик
5. Узел аварийной сигнализации - световая с частотой 2 Гц;
В системе обрабатываются прерывания от двух источников: - от аварийного датчика;
- от пульта управления;
6. Требуется разработать клавишный пульт;
7. Должна вычисляться следующая функция Y1 = X1*(X2 X3)*X4, при T1 =100 мс, Q2 = N5 N6 K, T2 = 10 мс, T3 = 60 мс;
8. Алгоритм управления объектом представлен на рисунке 2;
9. Состав аппаратных средств дан ниже;
10. Управляющее воздействие формируется с помощью ЦАП.
Рисунок 2 - Схема а) алгоритм управления объектом б) алгоритм выборки сигналов Y2 и Y3
2. Разработка структурной схемы и ее описание
В состав разрабатываемого контролера будут входить следующие компоненты: Микропроцессорный блок на базе ADUC 812;
Блоки ввода и вывода
Блок аварийной сигнализации
Сброс
Пульт управления
Энергозависимое ОЗУ
К микропроцессорному блоку будет подключаться вся важная для обработки данных периферия. Он будет содержать ОЭВМ и ОЗУ необходимое для хранения данных от датчика и других функций системы. Нулевой и второй порт МК используются для образования шины данных и шины управления.
Блок оцифровки будет содержать АЦП и все аналоговые датчики. Он подключен к свободному третьему порту МК, а выходы АЦП - к шине данных.
Блок управления и вывода управляющих сигналов один из самых важных блоков системы, содержащий клавиатуру, управляющие клавиши и все, что необходимо для вывода сигналов Y1-Y4. Блок также будет содержать датчики X1-X4.
Рисунок 3 - Разработанная структурная схема
3. Карта распределения адресов
Внутренняя память. Микропроцессор ADUC812BS,являясь аналогом процессора Intel 8051, унаследовал типичную для процессоров этого семейства структуру организации внутренней памяти. Внутренняя память (256 байт) разделена на 4 участка: участок регистров общего назначения;
битовый сегмент;
свободный участок;
участок регистров специального назначения.
В таблице 1 содержится информация о распределении внутренней памяти.
Стандартная для архитектуры 8051структуравнутреннейпамяти представлена четырьмя банками по восемь регистров общего назначения (диапазоны адресов 00h-07h, 08h-0Fh, 10h-17h, 18h-LFH), битовым сегментом (20h-2Fh), свободным участком 30h-7Fh, областью размещения SFR (регистров специального назначения) 80h-FFH, доступной при прямой адресации, и свободной областью 80h-FFH, доступной при косвенной адресации.
Таблица 1- Распределение внутренней памяти
Регистры общего назначения Битовый сегмент Свободный участок Рег.Спец. назначен
1 2 3 4
Адрес 00-07 08-0F 10-17 18-1h 20-2F 30-7F 80-FF
Назначение портов.
Через порт Р0 организуем мультиплексированную двунаправленную шину данных и адреса (младший байт). Порт Р2 настраиваем на вывод старшего байта адреса. Порт Р3 настраиваем на выполнение альтернативных функций, причем будут использоваться все разряды порта. Через порт Р1 будем реализована индикация. Назначение выводов портов Р0- Р3 сведено в таблицу 1.
Таблица 2 - Описание выводов портов ADUC812
P0 Шина данных(ШД) и младшая часть шины адреса (ША)
Р2 P2.0 P2.7 Старший байт шины адреса (ША)
Р1
Р1.0 Ввод с датчика x5 Ввод с датчика x6 Ввод с датчика x7 Ввод с датчика x1
Р1.1
Р1.2
Р1.3
Р1.4 Ввод с датчика x2 Ввод с датчика x3 Ввод с датчика x4
Р1.5
Р1.6
Р1.7 Не используется
Р3
Р3.0 (Вывод) - управление шинным формирователем для считывания данных с датчиков.
Р3.1 (Выход) - включение аварийной сигнализации
Р3.2 Вход на INT0- сигнал от аварийного датчика
Р3.3 Вход на INT1- сигнал от ПУ
Р3.4 Не используется
Р3.5 Ввод (опрос клавиатуры)
Р3.6 Выходной сигнал write
Р3.7 Выходной сигнал read
Рисунок 4 - Адресное пространство внешней памяти данных
ОЭВМ имеет 16 битную шину адреса, то есть максимально может адресовать 65 536 адресов это 64 К. В адресное пространство памяти данных включаются микросхемы ОЗУ, ППИ, МБР. Поэтому мы и должны разработать дешифраторы. Выделяем адресные пространства под наши микросхемы. В данном курсовом разделяем 64 К на 3 части под ОЗУ выделяем 32К адресов, а под ППИ и МБР по 16К. Тогда при таком разделение карта памяти имеет вид (см. Рис. 4)
Как видно из рисунка, оставшиеся 32К мы поделили между ППИ и МБР.
То есть под ППИ выделяем 16К с адреса 8000h по BFFFH.
8000h = 1000 0000 0000 0000 b
BFFFH = 1011 1111 1111 1111 b
То есть разница между при А15=1, А14= 0 выбираем ППИ;
Причем для настройки работы каналов ППИ надо выделить следующие адреса: Таблица 3 - Назначение каналов ППИ
A - управление клавиатурой ( - 0 - режим на вывод )
B - не используется
C (Вывод) - использование 1- 3 разряда (- 0 - на вывод)
C1 Y1
C2 Y2
C3 Y3
Y4 - формирование внутреннего ЦАП (ADUC812)
4. Разработка электрической - принципиальной схемы и выбор элементной базы
Для выполнения необходимых функций разрабатываемого контролера, его структурная схема (Рис.4.1) включает следующие аппаратные средства: 1. Микропроцессорный блок или блок МК
3. Блок оцифровки
4. Модуль управления и вывода
Микропроцессорный блок или блок МК.
Микропроцессорный блок должен содержать центральны процессор (ЦП) на базе ОЭВМ ADUC812, тактовый генератор, узел сброса МПС в начальное состояние (как при включении питания, так и при нажатии кнопки “Сброс”), шинные формирователи и буферные регистры (для хранения младшей части адреса), энергонезависимая ОЗУ. Структурная схема блока МК представлена на рисунке
Рисунок 5 - Структурная схема блока МК
Микроконтроллер ADUC812 имеет вычислительное ядро, основанное на Intel 8051 - как следствие, ему присуща архитектура MCS51, схожее распределение памяти, схожие регистры и т.п. Помимо вычислительного ядра в микроконтроллер входит: - 8-и канальный аналого-цифровой преобразователь (АЦП)
- EEPROM данных размером 640 байт. Имеет страничную организацию - 160 страниц по 4 байта. EEPROM - это энергонезависимая память, стираемая электрически.
- Flash память программ размером 8 килобайт. Flash-память тоже энергонезависима и стирается электрически, но в отличие от EEPROM она позволяет стирать информацию только всю сразу или целыми большими блоками. Это, а также ее относительная дешевизна, по сравнению с EEPROM, сделали Flash-память идеальной для хранения редко меняемых, но часто используемых программ. В стенде, в этой памяти хранится загрузчик программ пользователя (в виде скомпилированных исполняемых файлов) во внешнюю память.
- ОЗУ данных (256 байт)
- Контроллер SPI/I2C (специальные последовательные протоколы передачи данных, для обмена ими между микроконтроллером и периферией).
- UART - специальное устройство, преобразующее данные из параллельной формы в последовательную (и наоборот).
- 4-линейный параллельный порт для отлова прерываний, исполнения обязанностей счетного входа и т.п. Имеет свой блок из четырех DIP-переключателей (расположен в верхнем правом углу стенда), замыкающих выводы порта на корпус - нужно для генерации прерываний, счета импульсов.
- Порты P0, P1, P2, P3 микроконтроллера ADUC812 являются квазидвунаправленными портами ввода-вывода и предназначены для обеспечения обмена информацией микроконтроллера с внешними устройствами, образуя 32 линии ввода-вывода. Каждый из портов содержит восьмиразрядный регистр, имеющий байтовую и битовую адресацию для установки (запись «1») или сброса (запись «0») разрядов этого регистра с помощью программного обеспечения. Выходы этих регистров соединены с внешними ножками микросхемы. Кроме работы в качестве обычных портов ввода-вывода внешние выводы портов Р0-Р3 могут выполнять ряд дополнительных (альтернативных) функций.
Порт P0 может быть использован для организации шины адреса/данных при работе микроконтроллера с внешней памятью данных или программ, при этом через него выводится младший байт адреса (A0-A7), выдается из микроконтроллера или принимается в микроконтроллер байт данных.
Порт P1 - аналоговые входы.
Порт P2 может быть использован для организации шины адреса при работе микроконтроллера с внешней памятью данных или программ, при этом через него выводится старший байт адреса (A8-A15) для доступа к памяти программ; средний и старший байт адреса (A8 - A15, A16 - A23) для доступа к памяти данных.
Рисунок 6 - Условное графическое изображение ADUC 812
Регистр-защелка младшего байта адреса.
В виду того, что порт Р0 работает в мультиплексном режиме, выводит младший байт адреса, а также выдает и принимает в микроконтроллер байт данных при работе с внешней памятью программ/данных и устройствами ввода - вывода. Регистр-защелка хранит младший байт адреса, и управляется сигналом ALE - строб адреса внешней памяти, выводиться из микроконтроллера с частотой в 6 раз меньше основной частоты синхронизации.
Нулевой уровень сигнала на входе ЕА сообщает ОЭВМ, что мы работаем с внешней памятью программ (согласно ТЗ на КП в контроллере необходимо использовать внешний модуль памяти объемом 2Кх8).
Для реализации регистра - защелки выбираем выполненный по биполярной технологии буферный регистр с потенциальным управлением КР555ИР22 (рис. 5.3). Основой микросхемы является 8-разрядный регистр-защелка со статическим синхронным входом «С». Запись данных в регистр разрешена при С=1. В противном случае регистр находится в режиме хранения. На выходе регистра имеется буфер с тремя состояниями, управляемый сигналом OE# (Output Enable). Если управляющий сигнал OE# активен, то данные регистра передаются на выход микросхемы. При OE#=1 выходной буфер закрыт и находится в состоянии с большим сопротивлением. Буфер обеспечивает выходной ток до 0,026А и емкость нагрузки до 300ПФ [2].
Рисунок 7 - Условное графическое изображение МС КР555ИР22
Зарубежным аналогом данной микросхемы может послужить микросхема серии 74 ALS, и при необходимости вполне допустима замена.
Также необходимо реализовать кнопку «Сброса»(Reset), которая реализована на супервизоре питания.
Супервизоры питания микроконтроллеров используются в различных приложениях, но две основные задачи, которые они позволяют решать - следующие: 1. Удержание контроллера в состоянии сброса до тех пор, пока напряжение питания не достигнет заданного значения и не стабилизируется (POR).
2. Сброс контроллера при снижении напряжения питания ниже критического уровня или при внутренних функций, по сравнению с супервизором.
3. Ток потребления внешнего супервизора в сотни раз меньше по сравнению с потреблением при подключении внутренней функции BOR и POR, что связано в первую очередь с технологией производства микроконтроллеров и аналоговых микросхем. Помимо описанных функций, супервизоры могут использоваться в качестве сторожевого таймера (WDT) для контроля выполнения времени программы, а также для организации так называемого «оконного» режима. В последнем случае используется два супервизора: один непосредственно для сброса контроллера, а второй - для выявления факта снижения напряжения, чтобы иметь возможность корректно сохранить данные в промежуток времени перед перезагрузкой процессора.
При разработке схемы будет использован супервизор MCP1316.
Также необходимо реализовать энергонезависимую память. Одной из самых современных технологий энергонезависимых ячеек памяти является - FRAM, Для курсового проекта была выбрана микросхема FM18L08.
FM18L08 - энергонезависимая память емкостью 256 кбит, выполненная по сегнетоэлектрической технологии. Сегнетоэлектрическое оперативное запоминающее устройство или FRAM является энергонезависимым и выполняет операции чтения и записи подобно ОЗУ. Оно обеспечивает надежное хранение информации в течение 10 лет, при устранении проблем связанных со сложностью проектирования, невысокой надежностью хранения информации и функциональным несовершенством ОЗУ с резервным питанием. Кроме того, скорость записи и износостойкость выше, чем других типов энергонезависимой памяти.
Функционирование внутри системы FM18L08 очень похоже на работу ОЗУ. Минимальная длительность цикла чтения равна минимальной длительности цикла записи. Память FRAM, при этом, обладает энергонезависимостью хранения данных благодаря применению сегнетоэлектрической технологии памяти. В отличие от статических ОЗУ с резервным батарейным питанием (BBSRAM) FM18L08 является действительной монолитной энергонезависимой памятью. Она обеспечивает те же преимущества по быстродействию записи, при этом исключены проблемы, связанные с применением модулей и батарей или гибридной памяти.
Данные возможности делают FM18L08 идеальным для приложений с энергонезависимым хранением информации, где требуется частая и быстрая запись данных при параллельном формате данных.
Доступность корпусов для поверхностного монтажа улучшает качество новых разработок, при этом корпус DIP позволит просто модернизировать существующие разработки. Для FM18L08 выполнение характеристик гарантируется во всем промышленном температурном диапазон -40°C … 85°C.
Рисунок 9 - Цоколевка FM18L08.
Отличительные особенности: Энергонезависимое сегнетоэлектрическое ОЗУ (FRAM) емкостью 256 кбит
- Организация памяти 32768 x 8
- Неограниченное количество циклов чтение/запись
- Срок хранения информация 10 лет
- Отсутствуют задержки при записи (NODELAY™)
- Продвинутая высоконадежная сегнетоэлектрическая технология
- Малая потребляемая мощность
Назначение портов ОЭВМ.
Через порт Р0 организуем мультиплексированную двунаправленную шину данных и адреса (младший байт). Порт Р2 настраиваем на вывод старшего байта адреса. Порт Р3 настраиваем на выполнение альтернативных функций, причем будут использоваться все разряды порта. Через порт Р1 будем реализована индикация. Назначение выводов портов Р0- Р3 сведено в таблицу 1.
Разработка дешифраторов.
Для того чтобы создать дешифраторы, надо распределить адреса всем нашим устройствам.
Вся серия MCS-51 имеет гарвардскую архитектуру, то есть раздельные адресные пространства памяти программ и данных. Структура адресного пространства ОЭВМ MCS-51 представлена на рисунке 5.6.
Память программ имеет 16-ти битовую адресную шину, ее элементы адресуются с использованием счетчика команд (РС) или инструкций, которые вырабатывают 16-ти разрядные адреса.
Рисунок 10 - Пространство памяти ОЭВМ.
Память программ доступна только по чтению. ОЭВМ не имеют команд и управляющих сигналов, предназначенных для записи в память программ. Память программ имеет байтовую организацию и общий объем до 64.
При выборке из внешней памяти программ всегда используется 16-ти битовый адрес, младший байт которого выдается через порт Р0, а старший байт - через порт Р2 ОЭВМ. Байт из внешней памяти программ вводится в ОЭВМ через порт Р0, который в этом случае используется как шина адреса / данных в режиме мультиплексирования.
Объем внутренней (резидентной) памяти программ, располагаемой на кристалле ADUC812, имеет объем 8К (базовый кристалл). Доступ к внутреннему или внешнему ПЗУ определяется значением сигнала на выводе ЕА (External Access): EA=Vcc (напряжение питания) - доступ к внутреннему ПЗУ;
EA=Vss (потенциал земли) - доступ к внешнему ПЗУ.
Строб чтения внешнего ПЗУ - (Program Store Enable) генерируется при обращении к внешней памяти программ и является неактивным во время обращения к ПЗУ, расположенному на кристалле.
Область нижних адресов памяти программ используется системой прерываний. Архитектура микросхемы ADUC 812 обеспечивает поддержку пяти источников прерываний: · двух внешних прерываний;
· двух прерываний от таймеров;
· прерывания от последовательного порта.
Внутренняя память данных ОЭВМ состоит из двух областей: 128 байт оперативной памяти (ОЗУ) с адресами 0-7FH и области регистров специальных функций, занимающей адреса 80Н-FFH. Распределение пространства внутренней памяти данных показано на рисунке5.7
Рисунок 11 - Адресное пространство внутренней памяти данных
Физически внутреннее ОЗУ данных и область регистров специальных функций являются отдельными устройствами.
Все ячейки внутреннего ОЗУ данных могут адресоваться с использованием прямой и косвенной адресации. Кроме того, внутреннее ОЗУ данных имеет следующие особенности.
Младшие 32 байта внутреннего ОЗУ данных сгруппированы в четыре банка по восемь регистров в каждом. Команды программы могут обращаться к регистрам, используя их имена R0-R7. Два бита PSW (указатели банка рабочих регистров RS0 и RS1) определяют, с регистрами какого банка производится манипуляция. Наличие такого механизма работы с ячейками ОЗУ позволяет экономить память программ, так как команды, работающие с регистрами R0-R7, короче команд, использующих прямую адресацию.
Следующие после банков регистров внутреннего ОЗУ данных 16 байт (адреса 20Н-2FH) образуют область ячеек, к которым возможна побитовая адресация. Обращение к внутреннему ОЗУ данных всегда осуществляется с использованием 8-ми разрядного адреса. При включении питания содержимое ОЗУ будет иметь случайное значение.
ОЭВМ имеет 16 битную шину адреса, то есть максимально может адресовать 65 536 адресов это 64 К. В это адресное пространство включаются микросхемы ОЗУ,ППИ, МБР. Поэтому мы и должны разработать дешифраторы. Выделяем адресные пространства под наши микросхемы. В данном курсовом я разделяю 64 К на 3 части под ОЗУ выделяем 32 К адресов, а под ППИ и МБР по 16 К.
Разработка дешифратора для ОЗУ
Мы выделили 32К под ОЗУ с адреса 0000h по 7FFFH, в этом диапазоне может работать наше ОЗУ. Наш начальный диапазон начинается с адреса 0000h, а как можно заметить оставшиеся модули начинается с адреса 8000h и в двоичной системе представляется как 8000h = 1000 0000 0000 0000 b
То есть разница между начальным адресом модуля Озу и оставшимся модулями заключается лишь в разряде A15 адресной шины, так как для работы нашего ОЗУ на вход CS надо заводить 0, а все наши адреса находятся в диапазоне при А15=0, то схема дешифратора будет проста мы просто заводим А15 на CS ОЗУ.
Разработка дешифратора для ППИ
Как видно из рисунка 5.8, оставшиеся 32К мы поделили между ППИ и МБР.
То есть под ППИ выделяем 16К с адреса 8000h по BFFFH.
8000h = 1000 0000 0000 0000 b
BFFFH = 1011 1111 1111 1111 b
То есть разница между при А15=1, А14= 0 выбираем ППИ;
Причем для настройки работы каналов ППИ надо выделить 4 адреса.
Выделяем следующие адресные входы для настройки работы ППИ: 8000h - A0, канал А ППИ
8001h - A1, канал В ППИ
8002h - A2, канал С ППИ
8004h - A3, канал РУС ППИ
Дешифратор получился следующий
Рисунок 12 - Дешифратор для ППИ
Как видно из Рисунка 12 используется при разработке дешифратора микросхему К555ЛАЗ ее описание идет ниже цоколевка на Рисунке 13.
Рисунок 13 - Цоколевка К555ЛАЗ
Так же при разработке всех дешифраторов были использована микросхема К555ЛН1 ее цоколевка представлена на рисунке 14.
Рисунок 14 - Цоколевка К555ЛН1
Разработка дешифратора для МБР
Как видно из предыдущего пункта оставшиеся 16К адресов отводятся под МБР, с адреса С000h по FFFFH при А15=1, А14=1 выбираем МБР, и дешифратор будет иметь следующий вид, представлен на рисунке 15.
Рисунок 15 - Дешифратор для МБР
Как видно из рисунка можно использовать при разработке дешифратора микросхему К555ЛАЗ ее описание идет выше цоколевка на Рисунке 13.
Блок оцифровки
Для вывода средней температуры на индикаторы, должен находиться датчик температуры. Текущее значение температуры с помощью АЦП будет преобразовываться в цифровой код и выводится на индикатор.
Рисунок 16 - Структурная схема блока оцифровки температуры
Для нашей автоматической системы необходимы высокоточные датчики способные оценивать температуру в широком диапазоне. В эти критерии отлично входит термодатчик AD22100AT.
AD22100AT - самый недорогой из всех выпускаемых в мире температурный датчик с аналоговым выходом и точностью измерений 22.5 милливольт / ° C.
Плюсом данного датчика является рабочий диапозон температур он равен -50 °C 150 °C.
Высокая точность, низкая цена и простота датчика обеспечивают их идеальную применимость в данном курсовом проекте.
Термодатчик AD22100AT измеряет температуру окружающей среды и вырабатывает на выходе напряжение, пропорциональное градусам Цельсия.
Датчик температуры AD22100AT измеряет температуру окружающей среды и вырабатывает на выходе напряжение, пропорциональное градусам Цельсия. Чувствительность составляет 22,5 МВ/°С
Выходное напряжение на датчике при максимальной температуре 70°С составит: (1)
Принимаем V= 5В, тогда Vout=1375МВ 22.5 МВ/°С*70°С = 2950МВ=2,95В
Данный термодатчик подходит по требуемым характеристикам и имеет небольшую цену.
Рисунок 17 - Изображение термодатчика
Для температурных датчиков требуется ИОН на 5В. В качестве требуемого ИОН будет использована микросхема MAX 675.
Рисунок 18 - Типичная схема включения ИОН MAX 675.
MAX675 - это источник опорного напряжения на 5Vc с начальной точностью 0.15%. ИОН представляет отличную температурную устойчивость (температурный дрейф 12.0ppm/ C), низкий ток утечки и низкий шум.
Операционный усилитель К140УД18
Операционный усилитель - усилитель постоянного тока с дифференциальным входом и, как правило, единственным выходом, имеющий высокий коэффициент усиления. ОУ почти всегда используются в схемах с глубокой отрицательной обратной связью, которая, благодаря высокому коэффициенту усиления ОУ, полностью определяет коэффициент передачи полученной схемы.
Данный операционный усилитель подходит по требуемым характеристикам и имеет наименьшую цену в своем классе.
Рисунок 19 - Условное изображение усилителя К140УД18
Блок аналого-цифрового преобразователя
АЦП в ADUC 812 построен на основе быстродействующего (скорость выборок 200К/с), высокоточного 12-разрядного преобразователя ADC, способного оцифровывать входной аналоговый сигнал в диапазоне от 0 до величины напряжения источника опорного напряжения (VREF). Блок имеет как внутренний источник опорного напряжения 2,5 Вольта, так и возможность подключения внешнего источника. На вход АЦП можно последовательно коммутировать внешние аналоговые сигналы от 8 каналов ввода AIN0-AIN7, выбирая их программно при помощи мультиплексора. Еще один канал аналогового ввода - от внутреннего термодатчика, дающий полноценную возможность измерения температуры и построения системы управления температурой. Запуск начала преобразования может быть синхронизирован с внешним событием с помощью входного сигнала (Converter Start). Завершение преобразования отражается установкой флага внутреннего прерывания ADCI (ADC Interrupt).
Блок цифроаналогового преобразователя (ЦАП) обеспечивает преобразование сигналов из дискретной формы в аналоговую. Диапазон аналогового выхода - от 0 до величины напряжения источника опорного напряжения (VREF). Аналоговые выходы выведены на внешний разъем стенда для реализации возможности управления аналоговым объектом. Другой вариант: можно с помощью переключателей SW1.1 и SW1.2 с коммутировать их на аналоговые входы AIN0 и AIN1 с целью изучения работы каналов аналоговых сигналов или отладки управляющих программ в режиме имитации.
Диапазон входных напряжений АЦП составляет от 0 до VREF. Для этого диапазона смена кодов происходит посередине соответствующего кванта (т.е. 1.2 LSB, 3/2 LSB, 5/2 LSB, .... , FS - 3/2 LSB). Выходной код - прямая в двоичном коде с 1LSB=FS4096 или 2.5/4096=0.61 Мв при VREF=2.5В. Идеальная передаточная функция показана на рисунке:
Рисунок 20 - Идеальная передаточная функция
Управление и настройка АЦП осуществляется при помощи 3 SFR регистров. Результат преобразования в 12 битном формате записывается ADCDATAH/L. В первые четыре бита регистра ADCDATAH записывается биты выбора канала. Формат слова результата следующий:
7-6 MD1 MD0 Два бита выбирают режима АЦП MD1 MD0 Режим 0 0 дежурный 0 1 нормальный 1 0 дежурный, если не выполняется цикл преобразования 1 1 холостой, если не выполняется цикл преобразования
3-2 AQ1 AQ0 Биты задержки переключения выбирают время, необходимое для перезарядки УВХ при переключении мультиплексора. AQ1 AQ0 Число тактов задержки 0 0 1 0 1 2 1 0 3 1 1 4
1 T2C Бит запуска преобразования от Таймера 2. Если бит установлен, то сигнал переполнения Таймера 2 используется для АЦП
0 EXC Бит разрешения внешнего запуска. Если бит установлен, то разрешен внешний запуск от низкого уровня на контакте 23(CONVST). Активный низкий уровень должен поддерживаться на контакте не менее 100 нс
Таблица 5 - Описание битов регистра ADCCON2
7 ADCI Бит прерывания АЦП. Устанавливается аппаратно в конце каждого цикла преобразования или в конце передачи блока данных в режиме прямого доступа к памяти. Сбрасывается аппаратно после перехода процессора на процедуру обработки прерывания.
6 DMA Бит разрешения прямого доступа к памяти. Устанавливается пользователем для начала операции передачи в режиме прямого доступа к памяти.
5 CCONV Бит разрешения циклического преобразования. В этом режиме АЦП после того как преобразование закончилось, начинает следующие преобразование. Параметры работы АЦП должны быть заранее сконфигурированы.
4 SCONV Бит однокристального преобразования Устанавливается пользователем для инициализации однократного цикла преобразования. После того, как цикл завершился, этот бит автоматически сбрасывается в 0
3-0 CS3 CS2 CS1 CS0 Биты выбора канала Позволяют пользователю программно выбирать номер канала, для которого будет осуществляется преобразование. Для режима прямого доступа номер канала будет зависеть от идентификатора во внешней памяти. CS3 CS2 CS1 CS0 Номер входных каналов 0 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 Температурный сенсор 1 1 1 1 Остановка КПД (DMA)
Таблица 6 - Описание битов регистра ADCCON3
7 BUSY Флаг занятости ЦАП (только для чтения). Устанавливается аппаратно на время цикла преобразования или калибровки. Автоматически сбрасывается ядром в конце преобразования или калибровки.
6-0 Биты зарезервированы для дальнейшего использования
Блок управления и вывода
С помощью Блока Управления оператор получает возможность управлять работой МПС: запускать ее и останавливать, выдавать значение некоторых уставок (констант), снимать информацию о состоянии объекта и т.п. Пульт управления должен содержать следующие элементы: 1. Клавиатуру с 16 клавишами шестнадцатеричного кода (O - F) и три командные клавиши: · УСТАВКА(INSTALL), · ВЫВОД (OUTPUT)
· ОСТАНОВ (BREAK);
3. Светодиодные индикаторы для отображения сигналов X1,...,X4;
4. Узел аварийной сигнализации световой с частотой 2 Гц;
Так как, мы подключаем ППИ, и на его основе формируем клавишный пульт, выходные данные, данные от цифровых датчиков, и аварийная сигнализация. Запрос прерывания будет формировать от МБР.
Рисунок 22 - Структурная схема блока управления и вывода
· ППИ- параллельного интерфейса КР580ВВ55;
· ИОН - источник опорного напряжения
· ЦАП - цифроаналоговый преобразователь;
· МБР -многобуферный регистр;
· МУ - масштабируемый усилитель;
· ШФ - шинный формировать;
· ЦД - цифровые датчики;
· АС - аварийная сигнализация;
· DC МБР - дешифратор кода для МБР (разработаны в блоке МК);
· DC ППИ - дешифратор кода для ППИ (разработаны в блоке МК);
БИС программируемого параллельного интерфейса КР580ВВ55 предназначена для организации ввода/вывода параллельной информации различного формата и позволяет реализовать большинство известных протоколов обмена по параллельным каналам. БИС параллельного программируемого интерфейса (ППИ) может использоваться для сопряжения микропроцессора со стандартным периферийным оборудованием (дисплеем, телетайпом, накопителем).
Режим работы каждого из каналов ППИ программируется с помощью управляющего слова. Управляющее слово может задать один из трех режимов: - основной режим ввода/вывода (режим 0), - стробируемый ввод/вывод (режим 1), - режим двунаправленной передачи информации (режим 2).
Одним управляющим словом можно установит различные режимы работы для каждого из каналов.
Разработка клавишного пульта
Так как в курсовом проекте требуется реализовать клавишный пульт на 16 кнопок и по причине нехватки портов МК, будет использоваться канал А ППИ и использован метод сканирования. В этом случае ключи (кнопки) клавиатуры или датчики объединяются в матрицу и располагаются на пересечении строк и столбцов матрицы, реализация клавишного пульта с использованием данного метода и примененного в нашем курсовом идет ниже на Рисунке 25.
Для того что бы сформировать клавишный пульт необходимо подключить дешифратор кода, в данном случаи используем микросхему К555ИД4.
Микросхема представляет собой сдвоенный дешифратор-мультиплексор 2 в 4 с общими входами дишифрируемого кода и раздельным управлением шинами разрешения.
Эта микросхема может быть использована в качестве двойного дешифратора 2 в 4. двойного де мультиплексор а 1 в 4. дешифратора 3 в 8 и де мультиплексор а 1 в 8.
Рисунок 25 - Цоколевка К555ИД4
Если микросхема используется как демультиплексор, дешифратор DC A может принимать по входам Еа и Еа как прямой, так и инверсный адресные коды. Состояния для обоих дешифраторов как при дешифрации кода А0, А1, так и при демультиплексировании по адресу А0, А1 сведены в таблицу 12.
Также для того что бы определять нажата ли кнопка используется мультиплексор (MS), выбираем микросхему К155КП5.
Микросхема представляет собой селектор-мультиплексор на восемь каналов.
Рисунок 26 - Цоколевка К155КП5
Подключение кнопок «Уставка», «Останов», «Вывод»
Микросхема К589ИР12 (МБР) используется нами для подключения кнопок «Уставка», «Останов», «Вывод». Схема подключения кнопок представлена ниже на рисунке 28.
Микросхема К589ИР12 - многорежимный буферный регистр (МБР), является универсальным 8-разрядиым регистром с выходами, имеющими три состояния. Он имеет встроенную логическую схему и независимый триггер для формирования запроса на прерывание центрального процессора. Одни или несколько МБР могут использоваться для реализации многих типов интерфейсных и вспомогательных устройств, включая: простые регистры данных; буферные регистры со стробированием данных; мультиплексоры; двунаправленные шинные формирователи; прерываемые каналы ввода/вывода и др.
Условное графическое обозначение микросхемы приведено на рисунке 28 назначение выводов на рисунке 29.
Рисунок 28 - Условное графическое обозначение К589ИР12
Рисунок 29 - назначение выводов К589ИР12
Микросхема состоит из восьми информационных D-триггеров, восьми выходных буферных устройств с тремя устойчивыми состояниями, отдельного D-триггера для формирования запросов на прерывание и гибкой схемы управления режимами работы регистра.
Информационные D-триггеры повторяют входную информацию при высоком уровне входного сигнала MD и (CS1 - CS2) = 1, а также при EW=1 и MD=0, при низком уровне сигнала на входе EW и (CS1 - CS2)=1 при MD=0 происходит хранение входной информации. Выходы каждого информационного триггера соединены с выходными буферными каскадами с тремя устойчивыми состояниями. Внутренняя шина выдачи информации РВ стробирует каждый выходной буферный каскад. При наличии лог. 1 на шине РВ выходные буферные каскады разблокированы и данные поступают на выход соответствующей линии выходных данных (Q1-Q8). Условие выработки появления сигнала: PB=MDV CS1-CS2. Внутренняя шина записи информации W стробирует каждый триггер регистра. При наличии лог. 1 на шине происходит запись информации в триггер с соответствующих входных информационных шин (D1-D8). Условие появления сигнала: W=EW ? MDV MD-CS1*XCS2. Информация в триггерах МБР обнуляется асинхронно входным сигналом CLR.
В МБР управляющими входами являются CS1, CS2, MD и EW. Эти входы используются для управления выборкой устройства, информацией регистра, состоянием выходных буферных каскадов и триггером запроса на прерывание.
Выборкой кристалла управляют входы CS1 и CS2. При наличии лог. 0 на входе CS1 на лог. 1 на входе CS2 устройство выбрано. Сигнал выборки кристалла (CS1, CS2) используется как синхросигнал для асинхронной установки состояния выходных буферных каскадов регистра и триггера запроса прерывания.
Вход MD(выбор режима) определяет одни из двух режимов работы. При наличии лог. О на входе MD устройство работает в режиме ввода. В этом режиме, выходные буферные каскады открыты, когда устройство выбрано. Управление записью осуществляется сигналом по входу EW.
При наличии лог. 1 на входе MD устройство работает в режиме вывода. В этом случае выходные буферные каскады открыты независимо от выборки устройства.
Вход EW используется как синхросигнал для записи информации в регистр при MD = 0 и для синхронной установки триггера запроса прерывания.
Триггер запроса прерывания служит для выработки сигнала запроса прерывания в процессорной системе. При установке системы в исходное состояние низким уровнем сигнала CLR триггер запроса прерывания устанавливается в 1, т. е. данное устройство не требует прерывания. Одновременно этим же сигналом происходит установка регистра в 0. Принято, что МБР находится в состоянии прерывания, когда выходу INR соответствует лог. 0, что позволяет обеспечить прямое соединение с входами запроса блока приоритетного прерывания. При работе в режиме ввода (т. е. на входе MD сигнал низкого уровня) входной сигнал EW производит запись информации в регистр данных и установку триггера запроса в 0. Триггер запроса прерывания устанавливается в 1 при условии выбора устройства (также вырабатывается сигнал прерывания на выходе 1NR).
Для того чтобы сформировать разрешающий сигнал на вход С МБР, необходимо завести сигналы от кнопок «Уставка», «Останов», «Вывод» и сигнал Q от мультиплексора, мы используем микросхему К555ЛА1.
Микросхема представляет со
Вывод
В данном курсовом проекте была разработана микроконтроллерная система для управления некоторым объектом.
Разработка управляющей микропроцессорной системы состоит из следующих этапов разработки аппаратной части МПС и разработки программного обеспечения.
Результатом первого этапа разработки является принципиальная электрическая схема МПС. В процессе этого этапа первоначально была разработана структурная схема МПС и произведен выбор элементной базы для построения МПС. Также, было проверено согласование по электрическим параметрам элементов, подключенных к системной шине. Также подсчитана потребляемая мощность всей МПС.
На втором этапе был разработан алгоритм управления, который затем был реализован в виде программы на ассемблере для микроконтроллеров семейства МК-51. Все алгоритмов и разработанное ПО обеспечивает полноценную взаимосвязь устройств.
Список литературы
Григорьев В.Л. Программное обеспечение МПС. М.: Энергоатомиздат,1983.
Левентоль Л. Введение в микропроцессоры. - М.: Мир, 1983.
Микропроцессоры. - 3 тома, под редакцией Преснухина Л.Н. - М.: Высшая школа, 1986.
Алексенко А.П. и др. Проектирование радиоэлектронной аппаратуры на микропроцессорах, 1983.
Соботки, Я. Стари. Микропроцессорные системы, М.: - 1981.
Дж. Хилбурн , П. Джулич. Микро-ЭВМ и микропроцессоры, М.: Мир,1979.
Дж. Кофрон. Технические средства МПС, М.: Мир - 1978.
Микропроцессоры и микропроцессорные комплекты интегральных микросхем: Справочник. В 2 томах. Н.Н. Аверьянов и др.; Под ред. В.А. Шахнова. - М.: радио и связь, 1988. - 1 том - 368 стр. 2 том - 368 стр.
Щелкуов Н.Н., Дианов А.П.. Микропроцессорные средства и системы, - М.: Радио и связь, 1989. - 287 стр.
Федорков Б.Г., Телец В.А.. Микросхемы ЦАП и АЦП: функционирование, параметры, применение \ М.: Энергоатомиздат, 1990.-320 стр.
Г. Гибсон, Ю-Чжен Лю. Аппаратные и прораммные средства микро-ЭВМ. - М.: Финансы и статистика, 1083.
М. Рафикузаман. Микропроцессоры и машинное проектирование МПС \ в 2 книгах. - М.: Мир, 1988.
Б.А. Калабеков. Микропроцессоры и их применение в системах передачи и обработки сигналов. - М.: Радио и связь, 1988.