Расчет устройства записи, хранения и передачи чисел - Курсовая работа

Алгоритм обработки чисел предполагает чтение чисел из RAM, сравнение старшего разряда числа с числом введенным пользователем и при их равенстве передать 8-ми битное двоично-десятичное число на выход. Для удобства, числа вводимые пользователем для хранения и обработки обозначим буквой Х, а число вводимое для сравнения обозначим буквой Y. Потребляемый микросхемой К155ИВ1 ток 60MA, время задержки распространения сигнала от входа 0 - 7 до выхода 1,2,4 не более 19нс, от входа 0 - 7 до выхода G не более 30нс. Микросхема К155ИД3 - дешифратор, позволяющий преобразовать четырехразрядный код, поступающий на входы А0-А3 в напряжение низкого логического уровня, появляющееся на одном из шестнадцати выходов 0-15. Каждый логический элемент имеет один вход и один выход, который обладает коэффициентом разветвления 10, т.е. на один выход можно нагружать не более 10 входов других микросхем такой же серии.В курсовом проекте было разработано устройство хранения и передачи чисел, которое было разработано по индивидуальному заданию и удовлетворяющее его требованиям.

. Развитие дискретной электроники и широкое применение ее изделий в промышленном производстве, в устройствах управления самыми разнообразными объектами и процессами, является в настоящее время одним из основных направлений научно - технического прогресса. Использование дискретной электроники позволяет обеспечить любой технологический процесс с высокой точностью упростить его управление и повысить производительность. Интегральные схемы позволяют создавать современные сложные электронные устройства, обеспечивают приемлемые для практики их габариты и массу, гарантируют их высокую надежность. Современные цифровые интегральные схемы - сложные изделия, реализующие функции целых блоков и узлов вычислительных устройств. Именно этим и обусловлено появление совершенно нового направления в электронике - создание микропроцессоров. Расширение сферы применения электронных устройств - одна из особенностей научно - технического прогресса на современном этапе. Анализ задания и выбор принципов (методов) для проектирования заданного устройства. В задании сказано, что необходимо разработать устройство записи, хранения и передачи чисел, которое должно по команде пользователя, на выход передать те числа, для которых значение первой цифры совпадает со значением, введенным пользователем. При анализе задания выяснилось, что его можно решить следующим образом: Ввод чисел в устройство можно произвести с помощью шифраторов, зашифровав десятичный код числа в двоичную систему счисления. Далее все числа будут записываться, и храниться в RAM памяти. Сравнение чисел можно осуществить с помощью специальных микросхем, компараторов. Передача чисел будет осуществляться через регистры.

2. Разработка алгоритма выполнения операций, необходимых для обработки информации. В целом алгоритм работы делится на два этапа: 1. Ввод чисел - на этом этапе при помощи клавиатуры числа вводятся в оперативное запоминающее устройство (RAM). 2. Второй этап - обработка чисел хранящихся в RAM. На данной фазе работы устройство будет производить чтение, сравнение и передачу ( в случае необходимости) чисел. Алгоритм ввода чисел выполняется следующим образом: С клавиатуры числа подаются на шифратор, где из одинарного кода они преобразуются в двоично-десятичный код и записываются в RAM. Алгоритм обработки чисел предполагает чтение чисел из RAM, сравнение старшего разряда числа с числом введенным пользователем и при их равенстве передать 8-ми битное двоично-десятичное число на выход.

Для удобства, числа вводимые пользователем для хранения и обработки обозначим буквой Х, а число вводимое для сравнения обозначим буквой Y.

Z-счетчик. При старте Z=0. Старт Ввод Х _ Кодирование числа X Запись в RAM; K K=16 _

K=0 К=0 Ввод Y _ Кодирование числа Y Запись Y в регистр Чтение Х из RAM K=16 K _ X=Y _ Вывод X

3. Разработка структурной схемы устройства.

Структурная схема данного устройства представляет собой 6 блоков: 1. Блок ввода чисел - здесь числа принимаются с клавиатуры путем нажатия одной из 10 кнопок. 2. Блок преобразования - введенные числа преобразуются из одинарного кода в двоично-десятичный код. 3. Буфер 1 - хранит число для сравнения. 4. Оперативное запоминающее устройство (RAM) - блок хранения введенных чисел. 5. Блок сравнения (БС) - осуществляет сравнение чисел, и передачу в случае необходимости. 6. Буфер 2- хранит 2-х разрядное число для передачи, и старший разряд числа для блока сравнения.

Рис.2 Блок схема устройства

4. Выбор элементной базы, необходимой для разработки принципиальной схемы. Элементная база выбрана исходя из требований в экономии количества корпусов быстродействия и надежности. В данном устройстве применены МС, в основном, из серии ТТЛ. Данная серия обладает достоинствами в виде быстродействия надежности широкой номенклатуры. Но присутствуют недостатки в виде высокого энергопотребления. В данной серии есть почти все необходимые микросхемы, при отсутствии которых пришлось бы составлять комбинационные схемы.

1. Шифратор К155ИВ1.

Рис.3 Микросхема шифратор К155ИВ1.

Микросхема ИВ1 - приоритетный шифратор (рис. 2), принимающий напряжение низкого уровня на один из восьми параллельных адресных входов 0 - 7 . На выходах 1,2,4 появляется двоичный код пропорциональный номеру входа, оказавшегося активным. Приоритет в том случае, если несколько входов получили активные уровни. Высший приоритет у входа 7. Микросхема имеет девятый, разрешающий вход E. Он позволяет сделать все входы 0 - 7 неактивными по отношению к сигнальным уровням. Для этого на вход Е следует подать напряжение запрета высокого уровня. Таким способом можно отключить выходы шифратора и сменить входную информацию. Шифратор имеет два дополнительных выхода G (групповой сигнал) и P (разрешение от выхода). На выходе G появится напряжение низкого уровня, если хотя бы на одном из трех сигнальных выходов 1,2,4 присутствует напряжение низкого уровня. По-другому, низкий уровень на выходе G отображает наличие низкого уровня на одном из выходов. На выходе P появится напряжение низкого уровня, если на всех входах - высокие уровни. Используя совместно выход Р и вход Е, можно строить приоритетные многоразрядные шифраторы. Потребляемый микросхемой К155ИВ1 ток 60MA, время задержки распространения сигнала от входа 0 - 7 до выхода 1,2,4 не более 19нс, от входа 0 - 7 до выхода G не более 30нс.

2. Дешифратор К155ИД3

Рис.4 Микросхема дешифратор К155ИД3

Микросхема К155ИД3 - дешифратор, позволяющий преобразовать четырехразрядный код, поступающий на входы А0-А3 в напряжение низкого логического уровня, появляющееся на одном из шестнадцати выходов 0-15. Дешифратор имеет два входа разрешения дешифрации Е0 и Е1. Эти входы можно использовать как логические, когда дешифратор ИД3 служит демультиплексором данных. Тогда входы А0-А3 используются как адресные, чтобы направить поток данных, принимаемых входами Е0 и Е1, на один из выходов 0 - 15. На второй, неиспользуемый в этом включении вход Е, следует подать напряжение низкого уровня. По входам Е0 и Е1 подаются сигналы разрешения выходов, чтобы устранять текущие выбросы, которыми сопровождается дешифрация кодов, появляющихся не строго асинхронно (например, поступающих от счетчика пульсаций). Чтобы разрешить прохождение данных на выходы, на входы Е0 и Е1 следует подать напряжение низкого уровня. Эти входы необходимы также при наращивании числа разрядов дешифрируемого кода. Когда на входах Е0 и Е1 присутствуют напряжения высокого уровня, на выходах 0 - 15 появляются высокие уровни. Дешифратор К155ИД3 потребляет ток 56MA. Время задержки распространения сигнала для цепи входов А0-А3 на выход 0 - 15 составляет 36нс; для цепи вход Е - выход 30нс.

3. Счетчик К555ИЕ10

Рис.5 Микросхема К555ИЕ10

Микросхема К555ИЕ10 - двоичный счетчик. Запускается положительным перепадом, имеет синхронную запись - предустановку. Сигнал окончания счета Р появится, когда на выходах Q все уровни окажутся высокими. Счетчик ИЕ10 можно использовать для построения синхронных многокаскадных счетчиков. Счетчик ИЕ1 потребляет от источника питания ток 32MA. Максимальная тактовая частота счета 25 МГЦ.

4. Компаратор К561ИП2

Рис.6 Микросхема К561ИП2

Микросхема К561ИП2 - цифровой компаратор. Она сравнивает два четырехразрядных кода и имеет три выхода QAB, QA=B, отображающие неравенство или равенство двоичных или двоично-десятичных слов. Восемь входов микросхемы используются для приема входных слов А0-А3 и В0-В3. Три входа используются для наращивания числа разрядов устройства сравнения: А>B, AB - низкого.. Регистр К1533ИР34

Рис.7 Микросхема К1533ИР34.

Микросхема К1533ИР34 содержит два четырехразрядных регистра без входа С. Сброс R при высоком уровне. Выходы разомкнуты в Z-состояние, если на Е0 подать напряжение высокого уровня. Запись в регистр разрешена, если на вход РЕ подать напряжение низкого уровня. Потребляемый ток 10MA, время задержки записи 40нс.

6. Микросхема К155ЛАЗ

Рис.8 Микросхема К155ЛАЗ

Микросхема К155ЛАЗ выполняет логическую функцию И-НЕ. В одном корпусе размещаются четыре логических элемента. Микросхема изготавливается на основе ТТЛ - технологии и выпускаются в пластмассовом (К155ЛАЗ) и металлокерамическом (КМ155ЛАЗ) корпусах. Назначение выводов: 1 и 2,4 и 5,9 и 10,12 и 13 - соответственно входы первого - четвертого логических элементов; 3,6,8 и 11 - выходы логических элементов. К выводу 14 подключается Uпит, а вывод 7 - является общим.

7. Микросхема К155ЛИ1

Рис.9 Микросхема К155ЛИ1

Микросхема К155ЛИ1 выполняет логическую функцию И. В одном корпусе размещено четыре логических элемента, которые работают независимо один от другого, хотя имеют единую шину питания, соединенную с выводом 14, и общую шину - вывод 7. К этим двум выводам микросхемы подключается источник питания. Каждый логический элемент имеет два входа и один выход. Номера входов и выходов на условном графическом обозначении и электрической схемы микросхемы соответствуют номерам выводов на его корпусе. Назначение выводов: 1 и 2, 4 и 5, 9 и 10, 12 и 13 - соответственно входы первого - четвертого логических элементов, а 3, 6, 8 и 11 - их выходы. Микросхема К155ЛИ1 изготавливается на основе ТТЛ - технологии и выпускается в пластмассовом корпусе.

8. Микросхема К155ЛЕ1

Рис. 10 Микросхема К155ЛЕ1

Микросхема К155ЛЕ1 выполняет логическую функцию ИЛИ - НЕ. В одном корпусе размещаются четыре логических элемента, которые работают независимо друг от друга, хотя имеют единую шину питания, соединенную с выводом 14, и общую шину - вывод 7. К этим выводам микросхемы подключается источник питания. Каждый логический элемент имеет два входа и один выход. Номера входов и выхода на условном графическом обозначении и электрической схеме прибора соответствуют номерам корпуса микросхемы. Микросхема изготавливается на основе ТТЛ - технологии и выпускается в пластмассовом корпусе.

9. Микросхема К155ЛН1

Рис.11 Микросхема К155ЛН1

Микросхема К155ЛН1 выполняет логическую функцию НЕ. В одном корпусе размещаются шесть логических элементов, которые работают независимо друг от друга, хотя и имеют единую шину питания, соединенную с выводом 14, и общую шину - вывод 7. К этим двум выводам микросхемы подключается источник питания. Каждый логический элемент имеет один вход и один выход, который обладает коэффициентом разветвления 10, т.е. на один выход можно нагружать не более 10 входов других микросхем такой же серии. Номера входов и выходов на условном графическом обозначении и электрической схеме прибора соответствуют номерам выводов корпуса микросхемы. Микросхема изготавливается на основе ТТЛ - технологии и выпускается в пластмассовом корпусе.

10. Микросхема К155ТМ8

Рис.12 Микросхема К155ТМ8

Микросхема К155ТМ8 линейка из 4-х D - триггеров. Входы С и R общие. Когда на входе R напряжение низкого уровня, входы C и D безразличны к сигналам, а выходы Q=0 (сброс в ноль). Для записи в триггеры на их входах D нужно подготовить байт, зафиксировать R=1 и подать положительный скачок на вход С. Микросхема К155ТМ8 потребляет 45MA, время задержки 28нс.

11. Микросхема К155ЛА1

Рис.13 Микросхема К155ЛА1

Микросхема выполняет логическую функцию И-НЕ. В одном корпусе размещаются два логических элемента, которые работают независимо друг от друга, хотя имеют единую шину питания, соединенную с выводом 14 и общую шину - вывод 7. К этим двум выводам микросхемы подключается источник питания. Каждый логический элемент имеет четыре входа и один выход. Номера входов и выходов на условном графическом обозначении и электрической схеме приборов соответствуют номерам выводов корпуса микросхемы. Микросхемы изготавливаются на основе ТТЛ - технологии и выпускаются в пластмассовом корпусе.

12. Микросхема К561ИЕ10

Рис. 14 Микросхема К561ИЕ10

Микросхема К561ИЕ10 содержит два синхронных двоичных счетчика - делителя без дешифраторов. Каждый счетчик основан на четырех D-триггерах. Линии СР и СТ взаимозаменяемые, но отличаются противоположными уровнями, поэтому можно организовать счет по каждому фронту такта: по положительному и по отрицательному. В обычном режиме но вход счета СТ следует подать напряжение высокого уровня, поэтому ход счета окажется синхронным тактовым с каждым положительным тактовым импульсом. Счетчик работает при напряжении высокого уровня на входе R. Нулевые уровни на выходах Q получается, если на входе асинхронного сброса R будет присутствовать напряжение низкого уровня.

13. Микросхема К155РУ2 устройство передача число схема

Рис.15 Микросхема К155РУ2

Микросхема К155РУ2 - ОЗУ на 64 бит без разрушения содержимого памяти при считывании. Матрица имеет 16 разрядов и 4 колонки и снабжена 4-разрядным дешифратором 16 адресов выбора слов от первого до 16-го. Выходы с открытым коллектором, слово на этих выходах имеет инверсный код относительно записанного в памяти. Для считывания: фиксируем байт адреса А1…А3, задаем РЗ равным высокому уровню напряжения, а на вход РВ подаем напряжение низкого уровня. Для записи: готовим байт D1…D4, устанавливаем РВ и РЗ в низкий уровень. Чтобы не было ложной записи при считывании, уровни на входах D надо зафиксировать перед сменой уровней РВ и РЗ. К155РУ2 потребляет ток 100MA. Ток ОК - 24MA.

14. Микросхема К155ЛЛ1

Рис. 16 Микросхема К155ЛЛ1

Микросхема выполняет логическую функцию ИЛИ. В одном корпусе размещаются 4 логических элемента, которые работают независимо друг от друга, хотя имеют единую шину питания, соединенную с выводом 14 и общую шину - вывод 7. К этим двум выводам микросхемы подключается источник питания. Каждый логический элемент имеет два входа и один выход. Номера входов и выходов на условном графическом обозначении и электрической схеме приборов соответствуют номерам выводов корпуса микросхемы. Микросхемы изготавливаются на основе ТТЛ - технологии и выпускаются в пластмассовом корпусе.

5. Выполнение необходимых расчетов для разработки принципиальной схемы. Так как система ввода чисел десятеричная, то для ввода чисел потребуется 10-ти битный шифратор, так как его в элементной базе нет, используем 2 8-ми битных шифратора с КС для получения нужной разрядности. Так как передача числа будет осуществляться через регистр, то потребуется восьми битный регистр. Изза отсутствия восьми битных регистров с требуемыми функциями, были применены два четырех битных регистра. КС на элементах DD14.1, DD14.2, DD11.3 работает согласно следующему выражению:

КС на элементах DD14.3, DD14.4, DD11.4 работает согласно следующему выражению:

КС на элементах DD11.1, DD11.2 работает согласно следующему выражению:

6. Разработка принципиальной схемы, включающей и схему обнаружения ошибок, допущенных пользователем при вводе информации. Разработку принципиальной схемы необходимо производить поэтапно, разрабатывая каждый блок структурной схемы. Описание процесса разработки принципиальной схемы подробно рассмотрено в следующем пункте. При вводе информации пользователем могут быть допущены следующие ошибки: 1. Нажатие нескольких кнопок одновременно.

Запись чисел в RAM в момент их сравнения и передачи. Нажатие нескольких кнопок одновременно может привести к тому, что на выходе шифраторов появится не корректный код числа. Для устранения данной ошибки были выбраны приоритетные шифраторы. Чем выше номер входа, тем выше его приоритет. Самый высокий приоритет у входа с номером 7. Ввод и запись чисел, в момент, когда устройство осуществляет сравнение и передачу чисел, может привести к его неправильной работе. Для устранения данной ошибки от триггера DD3 на шифраторы подается сигнал запрета работы шифраторам DD1, DD2 и при дальнейших нажатиях на кнопки шифраторы будут их игнорировать. Так как матрица RAM содержит 4 колонки, то в первую строку будет записываться старший разряд числа, а во вторую младший разряд и т.д.

7. Описание процесса разработки принципиальной схемы. Для получения возможности преобразования 10 битного единичного кода в двоичный код, в данной схеме присутствуют 2 шифратора (DD1,DD2). Выходы у данных дешифраторов инверсные, поэтому при объединении их выходов были применены логические элементы «И» с инверсными выходами, что дало возможность получить прямой код вводимого числа. Данный шифратор позволяет получить трех разрядный двоичный код числа. Четвертый разряд взят с вывода Р шифратора. Данный вывод запрещает работу предыдущему шифратору DD1, когда активен шифратор DD2. При запрете не нем формируется логическая единица. Логический элемент «И» DD7.1 формирует логическую единицу при нажатии любой кнопки. После включения устройства все выходы счетчика DD10.1 установлены в «0». На адресные входы RAM подается код первой строки ячеек памяти. При нажатии на одну из кнопок в блоке ввода, ее десятичный код преобразуется в двоичный и поступает на информационные входы D1-D4 RAM. Из элемента DD7.1, через логический элемент DD8.1, на инверторы DD6.2 и DD4.5 поступает напряжение высокого уровня, затем оно инвертируется в напряжение низкого уровня, разрешая тем самым запись кода в RAM. При отпускании кнопки блока ввода напряжение на счетном входе счетчика DD10.1 переходит из высокого уровня и низкий, и счетчик инкрементируется на единицу. На адресные входы A1-A4 поступает код второй строки матрицы памяти RAM. И далее операции повторяются, после нажатия на кнопку блока ввода, на информационные входы RAM подается код числа. Разрешается запись числа в RAM, и при отпускании кнопки счетчик DD10.1 инкрементируется на единицу. После ввода последнего, шестнадцатого числа, счетчик DD10.1 установится в ноль, на выходе логического элемента DD7.2 сформируется положительный перепад напряжения. Счетчик DD10.2, который производит счет по положительному перепаду напряжения, инкрементируется на единицу и запрещает запись чисел в RAM. Далее разрешается запись регистру DD17.2, на вход разрешения записи РЕ подается напряжение низкого уровня. При нажатии на кнопку блока ввода на информационные входы регистра DD17.2 подается код числа, с которым будет сравниваться старший разряд хранящихся в RAM чисел, и записывается в него. При отпускании кнопки триггер DD3 переключается и запрещает работу шифраторам. При дальнейших нажатиях на кнопки на выходе шифраторов не будут генерироваться коды. При переключении триггера DD3 на вход логического элемента «И» DD8.2 подается напряжение высокого уровня, и разрешается подача синхроимпульсов на счетчик DD9. Устройство переходит ко второй фазе работы, считыванию чисел из RAM, сравнению старшего разряда чисел с введенным числом пользователем, и при их совпадении, передаче числа. На элементах DD9, DD12, DD14, DD11.3, DD11.4 собрана комбинационная схема, которая генерирует последовательность сигналов требуемых для чтения из RAM, записи в регистры DD16.1, DD17.1, DD19. и передачи чисел.

Перед началом считывания числа из RAM счетчик DD10.1 сформировал код адреса первой строки матрицы памяти. На входы РВ и РЗ подается комбинация кодов разрешающая чтение из RAM (см. описание RAM), через логические элементы DD6.2, DD4.5. На выходе RAM формируется инверсный код старшего разряда первого числа и записывается в буферный регистр DD16.1. Так как на выходе RAM формируется инверсный код числа записанного в запоминающих элементах, к выходу буферного регистра DD16.1 подключены инверторы для получения прямого кода числа. Далее регистрам DD17.1 и DD19.1 разрешается запись, и в них записывается старший разряд числа. После этого подается импульс на счетный вход счетчика DD10.1 на его выходе формируется код второй строки матрицы RAM. На входы РВ и РЗ подается комбинация кодов разрешающая чтение из RAM, инверсный код младшего разряда числа записывается в регистр и на инверторах преобразуется в прямой код числа. Разрешается запись регистру DD19.2 и младший разряд числа в него записывается. Если сравниваемые числа компаратором DD18 равны, на соответствующем выходе формируется напряжение высокого уровня и подается на вход логического элемента DD15.1. На второй вход данного элемента подается сигнал разрешения передачи от дешифратора DD12 через инвертор DD14.6, и число передается на выход. В случае если от дешифратора DD12 подался сигнал разрешения передачи, а от компаратора DD18 нет, то число не передается. Далее на счетчик DD10.1 подается импульс, счетчик инкрементируется и цикл повторяется. После того как было сравнено последнее число, на счетчик DD10.1 подается импульс, счетчик переходит в ноль. На выходе элемента «И» DD7.2 формируется напряжение положительного перепада. Счетчик DD10.2 инкрементируется, на выходе формируется код 0010, единичка через инвертор DD20.1 инвертируется, счетчик DD10 сбрасываются. Через инвертор DD4.4 сбрасывается триггер. Запрещается подача импульсов счетчику DD9. Разрешается работа шифраторам и устройство готово к следующему циклу ввода чисел.

В курсовом проекте было разработано устройство хранения и передачи чисел, которое было разработано по индивидуальному заданию и удовлетворяющее его требованиям. Были применены все теоретические и практические навыки, использованы различные схемотехнические приемы для разработки заданного устройства.

Размещено на .ru