Схема дешифратора с четырёхразрядной шиной адреса и максимальными шестнадцатью управляемыми выходами. Состояния логических элементов. Добавление функции блокировки. Запись данных в регистр. Изменение адресов регистров RA, RB, регистра дискретных входов.
Аннотация к работе
Необходимо, используя САПР «Max Plus II», изучить исходную схему, а затем доработать ее в соответствии с заданным вариантом, отладить и провести моделирование процессов, происходящих в схеме. Исходная схема представлена на рисунке 1. Рисунок 1 - Исходная схема Изменения, которые следует ввести в схему, представлены в таблице 1.Устройство 74377, внешний вид представлен на рисунке 2. Данное устройство представляет собой регистр-защелку с восьмиразрядной шиной входных данных (D[7..0]), восьмиразрядной шиной выходных данных (Q[7..0]), входом EN для выбора управляемой микросхемы и входом CLK, который по переднему фронту подаваемого сигнала копирует («защелкивает») данные с входной шины в выходную. Вход EN осуществляет блокировку сигнала CLK и не позволяет сохранить регистру входное значение. Активное значение для входа EN (выбрать регистр текущим) является логический «0», то есть, подав «1» на вход EN, мы блокируем запись в регистр. Подав на вход определенный адрес (от 0b0000 до 0b1111), получим активное логическое значение управляемого выхода, номер которого соответствует адресу.D[7..0] - шина данных, записываемых в устройство CS - разрешение активности устройства (активный уровень - низкий, логический «0») WR - строб операции записи данных в устройство (по переходу уровня из логического «0» в логическую «1») Сигнал разрешения активности CS уходит в логический «0», выставляются данные для записи D[7..0] = 8, сигнал WR уходит в логический «0» и по его стробу при переходе в логическую «1» данные, в соответствии с адресом и схемой подключения, записываются в регистр RA.Необходимо задать для регистра RA адрес 13, для регистра RB адрес 14, для регистра RSA адрес 15 и для результата логической функции Y адрес 8. Для этого изменим подписи на входах EN регистров и входах элементов 2ИЛИ-НЕ. Числа RA, RB и SA, над которыми и проводится операция вычисления результата функции Y, примем положительными, так как в задании не упоминается наличие старшего знакового бита у исходных значений. Полученная схема вычисления результата функции Y представлена на рисунке 7. Осциллограмма работы схемы представлена на рисунке 8: Рисунок 8 - Осциллограмма работы устройстваБлокировку выполним с применением логического элемента ИЛИ. На один вход подадим сигнал разрешения записи данных из устройства (WR), а на второй - сигнал от компаратора. Внешний вид полученной схемы представлен на рисунке 9. дешифратор регистр блокировка логическийВ ходе выполнения данной работы были изучены базовые принципы построения и работы программируемых логических интегральных схем (ПЛИС).
План
СОДЕРЖАНИЕ
ЗАДАНИЕ
1. Анализ исходной схемы
2. Анализ работы исходной схемы
3. Внесение изменений в исходную схему
3.1 Изменение адресов регистров RA, RB, регистра дискретных входов RSA и результата логической функции Y
3.2 Добавление функции блокировки
Выводы
Использованная литература
Вывод
В ходе выполнения данной работы были изучены базовые принципы построения и работы программируемых логических интегральных схем (ПЛИС). В качестве примера рассматривались ПЛИС фирмы Altera. Исследование проводилось с применением САПР Max Plus II, которая позволяет синтезировать схему для ПЛИС, отладить ее и смоделировать работу системы.
В результате работы научились строить в графическом редакторе цифровые схемы для ПЛИС, проводить моделирование процессов, происходящих в элементах схемы, и изучили способы выполнения различных логических и арифметических операций для ПЛИС с применением возможностей САПР Max Plus II.
Список литературы
1. Конспект лекций.
2. Антонов А.П. Язык описания цифровых устройств ALTERAHDL. М., 2001.