Функциональное, структурное и схемотехническое проектирование микроЭВМ. Разработка электрической принципиальной схемы устройства, системного интерфейса; создание программы контроля "Галопирующий адресный код" оперативного запоминающего устройства.
Аннотация к работе
Министерство образования Республики Беларусь Пояснительная записка к курсовому проекту по дисциплине: Микропроцессорная техника на тему: Проектирование универсальной МИКРОЭВМ Выполнил:студент IV курсаПоявление и бурное развитие микропроцессоров (МП), МИКРОЭВМ и систем на их основе стало возможным благодаря значительным достижениям микроэлектронной технологии изготовления средств вычислительной техники (ВТ). Успехи полупроводниковой электроники привели к появлению больших и сверхбольших интегральных схем (БИС и СБИС) с плотностью размещения компонентов от десятков до сотен тысяч транзисторов на кристалле. Использование этих схем позволяет значительно повысить эффективность цифровых систем: увеличить их производительность и надежность, уменьшить габариты, массу, потребляемую мощность и стоимость. Первое поколение микропроцессорных комплектов БИС представляло набор модулей с жесткой структурой, ориентированных на применение в конкретных системах с большим объемом выпуска. Значительные успехи в микропроцессорной технике привели к появлению и развитию на рубеже 70-80-х годов ХХ столетия весьма перспективных и обладающих большим быстродействием по сравнению с традиционными ЭВМ мультимикропроцессорных систем (ММПС), которые весьма значительно повлияли на развитие современной науки и техники.Исходные данные к проекту: - разрядность шины данных 8 бит. Это означает, что за один системный такт устройство должно будет обрабатывать данные не более 16 бит; Этот параметр будет влиять на выбор соответствующей модели микропроцессора и соответствующего блока генератора тактовых импульсов и кварцевого резонатора для обеспечения требуемого быстродействия;Минимальный рассчитан на небольшие однопроцессорные системы, в которых все необходимые сигналы управления шиной генерирует непосредственно сам центральный процессор (что минимизирует логику управления шиной). Данный микропроцессор имеет ограниченную нагрузочную способность своих выходов, поэтому для подключения к его выходам устройств, воспользуемся микросхемой КР580ВА86 - двунаправленным 8-разрядным шинным формирователем, обладающий повышенной нагрузочной способностью. Так как в данной микропроцессорной системе адрес может формировать только микропроцессор, то выходы адресного регистра всегда будут активны, следовательно, на вход \ОЕ необходимо подать напряжение логического нуля. На вход STB (защелкивание входной информации) подается сигнал ALE микропроцессора, а на информационные входы DI0...DI7 подаются сигналы с выходов AD0...AD7 микропроцессора. Микросхема состоит из следующих функциональных узлов: задающего мультивибратора, делителей на 2 и на 3, формирователя тактового сигнала, схем синхронизации и выбора задающей частоты и схем формирования сигналов «Reset» и «Ready».Как уже оговаривалось ранее, для проектирования МИКРОЭВМ будем использовать модульный принцип проектирования, который заключается в разбиении схемы МИКРОЭВМ на несколько функционально законченных модулей со своими схемами управления. Обмен информацией между модулями и межмодульные связи должны осуществляться посредством шин, доступ к которым должны иметь все основные модули системы. При этом необходимо учитывать, что в каждый момент времени обмен информацией возможен только между двумя модулями. Выделим следующие модули проектируемой МИКРОЭВМ: - блок центрального процессора, используемый для обработки данных и управления периферийными устройствами;Блок ЦП состоит из следующих структурных частей: - ЦП МП мультиплексирует сигналы адреса и данных, и имеет 20 контактов адреса, причем сигналы адреса и состояния мультиплексируются на контакты 4-х старших бит адреса. Длина очереди команд МП i8088 равна 4 байта, поскольку МП может считывать только байты (а не слова) за один цикл шины и соответствующее увеличение выборки команд не позволяет полностью использовать 6-байтовую очередь для повышения производительности. Контакты 16-9 (AD0-AD7) в первой части цикла шины несут сигналы адреса, необходимого для передачи, а в остальной части цикла используются для передачи данных. При этом сигналами AEN для блока индикации и клавиатуры и последовательного порта вывода будут служить их сигналы CS, а в качестве RDY для них будет служить сигнал с триггера, который появится по заднему фронту PCLK.Составим карту адресного пространства памяти: Рисунок 2.3 - Карта адресного пространства МИКРОЭВМ ОЗУ занимает адреса 00000h…03FFFH, что обусловлено особенностями системы прерываний микропроцессора i8088. После сброса микропроцессор начинает выполнять команду по адресу FFFF0h, следовательно, ПЗУ должно перекрывать этот адрес плюс некоторое количество памяти после него, для хранения кода команды перехода на программу, выполняющуюся после сброса микропроцессора. Интегральные схемы ОЗУ и ПЗУ, выбранные в пункте 1.2. имеют внутреннюю организацию 8Кх8 и 8Кх8 соответственно, т.е. для получения необходимого объема памяти потребуется 2 интегральные схемы ОЗУ и 2 интегральные схемы ПЗУ.
План
СОДЕРЖАНИЕ
ВВЕДЕНИЕ
1. ФУНКЦИОНАЛЬНОЕ ПРОЕКТИРОВАНИЕ
1.1 Анализ исходных данных
1.2 Выбор и обоснование элементной базы
1.3 Выбор и обоснование структурной схемы
2. СТРУКТУРНОЕ ПРОЕКТИРОВАНИЕ
2.1 Разработка структуры блока ЦП
2.2 Разработка структуры блока памяти
2.3 Разработка структур интерфейса устройств
2.3.1 Устройство клавиатуры и отображения
2.3.2 Параллельный порт ввода и вывода
2.3.3 Асинхронный последовательный порт вывода
2.4 Разработка системного интерфейса
3. СХЕМОТЕХНИЧЕСКОЕ ПРОЕКТИРОВАНИЕ
3.1 Расчет электрических параметров элементов
3.2 Обеспечение электрической совместимости элементов