Структурная схема вычислительного устройства. Разработка процессора, организация его взаимодействия с запоминающими и внешними устройствами. Определение форматов команд процессора. Блок-схема обобщенного алгоритма командного цикла. Формирование операндов.
Аннотация к работе
Проектирование процессораСтруктурная схема вычислительного устройства: ОЗУ - оперативное запоминающее устройство; Рг - блок регистров и логических схем; АЛУ - арифметико-логическое устройство (устройство управления АЛУ не показано); УУ - устройство управления; БС - блок согласования разрядности шин; ША - шина адреса; ШД - шина данных; ШС - шина состояния; ШУ - шина управления; ВУ - внешние устройства Формирование исполнительного адреса операнда должно быть организовано следующими способами (типами) адресации (ТА): • непосредственной (прямой) адресации (П); Основная задача на данном этапе - определение разрядностей основных шин и блоков, в частности: шины данных, шины адреса, шины управления, АЛУ, ОП, УУ, Рг, а также разрядностей команд и данных и количества регистров, обеспечивающих выполнение заданного набора операций. A1.A2-аккумулятор, состоящий из 2 8-разрядных регистров; SP - регистр - указатель стека; PC - регистр - программный счетчик; RI-адресация «регистр - непосредственный операнд»; SI - адресация «ячейка оперативной памяти - непосредственный операнд»; RGED-регистр внешнего устройства; RGF - регистр флагов; WF - флаг пуска-останова процессора; SF - флаг знака; OF - флаг переполнения; ZF - флаг нуля; [address] - операнд из ячейки с адресом address; В-регистр базы; IF - флаг прерывания. На основе содержательной таблицы команд 2 проектируем обобщенный алгоритм командного цикла (рисунок 2), где используемые в алгоритме двоичные разряды содержимого шин, ячеек и регистров обозначаем в квадратных скобках: например, РС[9:0]:=0 означает, что все биты регистра-счетчика PC с 0-го по 9-й используются в данном алгоритме и вначале устанавливаются в нулевое состояние.