Синтез комбинационных схем, построение простых операционных устройств. Запоминающие устройства с прямым доступом. Операционные устройства для выполнения умножения. Изучение команд MMX процессоров Intel. Программа для выполнения матричных вычислений.
Аннотация к работе
Определить сложность схемы C в логических элементах и время задержки T, в tзлэ (время задержки на одном логическом элементе). Таблица истинности комбинационной схемы x1 x2 x3 Y=F(x1, x2, x3) Y=F(x1, x2, x3) 0 0 0 1 1 0 0 1 А0 1 0 1 0 0 0 0 1 1 1 1 1 0 0 А1 1 1 0 1 А2 1 1 1 0 0 0 1 1 1 А3 0 Минимизированная функция: Построенная схема: Комбинационная схема Сложность схемы: С=9Слэ, Время задержки: t=5tлэ. Таблица истинности для одноразрядного полного сумматора A B C S P 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 Схема одноразрядного полного двоичного сумматора Сложность схемы: С=7Слэ, Время задержки: t=3tлэ.