Моделирование подсистемы памяти многопроцессорных систем с буферным устройством с несколькими очередями на основе открытых сетей массового обслуживания - Статья
Интенсивность потока заявок сети. Анализ влияния числа процессорных узлов на реальную пропускную способность подсистемы "процессор-память" с архитектурой памяти UMA. Влияние числа модулей на латентность при одной и двух очередях обращения к памяти.