Синтез структуры простого магистрального процессора с одним АЛУ, выполняющего 8 заданных команд. Разработка формата и кодировки команд, структурной схемы процессора, функциональные схемы всех его блоков в целом с указанием шин и управляющих сигналов.
Аннотация к работе
Простой процессор магистрального типа с одноблочным универсальным АЛУ. Разрядность регистров РОН и АЛУ процессора - 8 бит. Адресуемая память - 256 слов. Способ выполнения команд - последовательное выполнение или JMP или JC.011 JC address jmp on carry условный переход по переносу 110 LD Rx,address Rx=Mem(address) загрузка из ОЗУ в регистр 111 ST Ry,address Mem(address)=Rx запись из регистра в ОЗУ КОП Rx Ry Rz не используется КОП не использ. addressЭто вполне допустимо, т.к. старшая часть регистра команд имеет свои выходы из блока регистров: (КОП, Rx, Ry, Rz). Младшая часть регистра команд поступает на шины A или B в неизменном виде, т.к. в некоторых командах процессора в младшей части регистра команд находиться 8-битный адрес. Единичная константа применяется при инкрементировании счетчика команд, а также для получения константы-1 = 11111111 (см. микрокод для команды DEC).В состав АЛУ входят регистры Рг1 - Рг7, в которых обрабатывается информация , поступающая из оперативной или пассивной памяти N1, N2, ...NS; логические схемы, реализующие обработку слов по микрокомандам, поступающим из устройства управления. Закон переработки информации задает микропрограмма , которая записывается в виде последовательности микрокоманд A1,A2, ..., An-1,An. 1 микрокоманды A1,A2,..., An), и внутренние, которые генерируются в АЛУ и воздействуют на микропрограммное устройство, изменяя естественный порядок следования микрокоманд. Например, АЛУ может генерировать признаки в зависимости от результата вычислений: признак переполнения, признак отрицательного числа, признак равенства 0 всех разрядов числа др.MIR - Microinstruction register - регистр микрокоманд (24 bit) A, B, C - номер регистра для осуществления чтения (A, B) или записи (C) A MUX, B MUX, C MUX - откуда брать номер регистра При этом адрес памяти берется с шины А, а результат подается на шину С При этом адрес памяти берется с шины А, а данные - с шины B0 1 2 3 IR_HI = NOP(PC); READ PC = ADD(PC, IR_HI) IR_LO = NOP(PC); READ DECODE чтение старшего слова команды переход к следующему слову (PC = PC 1) чтение младшего слова команды декодирование считанной команды ADD Rx, Ry, Rz 4 Rx = ADD(Ry, Rz); JMP 62 сложение содержимого регистров 28 29 30 Temp0 = NOP(Temp0); JC 30 JMP 62 PC = NOP(IR_LO); JMP 0 организация условного перехода если условие не выполнилось, то завершить иначе записать в PC новый адрес из IR_LO 44 45 46 47 48 Temp0 = SHR(IR_HI) Temp0 = ADD(Temp0, Rz) Temp0 = NAND(Temp0, Temp0) Temp0 = ADD(Temp0, IR_HI) Rx = ADD(Ry, Temp0); JMP 62 Temp0 = 0 (00000001 a 00000000) Temp0 = 0 Rz = Rz инвертировать Temp0 = Rz Temp0 = (!ADDRESS_RADIX = DEC; % система счисления для адреса % 1: 101111011011000100000000; % PC = ADD(PC, IR_HI) % % ADD Rx, Ry, Rz % 4: 000000000000000110111110; % Rx = ADD(Ry, Rz); JMP 62 % 38: 000010010000000110111110; % Rx = ADD(Ry,Temp0); JMP 62 %Примеры выполнения каждой команды с указанием значения всех основных сигналов и содержимым основных регистров на каждом такте выполнения приведены на электронном носителе. Rx[2..0] номер регистра приемника из IR (регистра команд) Ry[2..0] номер регистра источника 1 из IR (регистра команд) Rz[2..0] номер регистра источника 2 из IR (регистра команд) AMUX Откуда брать номер регистра (0 - из IR, 1 - из MIR) Эти сигналы управляют соответствующими мультиплексорами.