Описание моделирования "быстрого" диагностирования логического элемента DC LUT тестами "все единицы" и "все нули" в системе схемотехнического моделирования NI Multisim 10 путём одновременной проверки всех ветвей обратного дерева передающих транзисторов.
Аннотация к работе
Логический элемент (ЛЭ) современных ПЛИС типа FPGA - LUT (Look Up Table) представляет собой мультиплексор в виде дерева передающих транзисторов, входы данных которого настраиваются так называемыми конфигурационными ячейками памяти - SRAM [2 - 4]. С целью упрощения дальнейших рассуждений рассмотрим логический элемент ПЛИС типа FPGA на две входных переменные (LUT 2). В [5 - 8] с целью упрощения реализации систем логических функций предложена структура, «обратная» структуре LUT 2 - дешифратор DC LUT 2. диагностирование транзистор моделирование логический С целью исключения состояний неподключенных входов выходных инверторов предложено для каждого выходного инвертора создать альтернативную цепочку, гарантированно переводящую его выход, например, в единицу. В общем случае требуется проверить активирование всех 2n цепочек передающих транзисторов.
Список литературы
1. Кузьмин Е.В., Зограф Ф.Г. Параметризованная модель генератора псевдослучайных последовательностей в ORCAD [Электронный ресурс] // «Инженерный вестник Дона», 2013, №3. - Режим доступа: http://ivdon.ru/magazine/archive/n3y2013/1766 (доступ свободный) - Загл. с экрана. - Яз. рус.
2. Цыбин, С. Программируемая коммутация ПЛИС: взгляд изнутри. [Электронный ресурс] - Режим доступа: http://www.kit-e.ru/articles/plis/2010_11_56.php (доступ свободный) - Загл. с экрана. - Яз.рус.
3. Tyurin S.F., Grekov A.V., Gromov O.A. The Principle of Recovery Logic Fpga for Critical Applications by Adapting to Failures of Logic Elements [Текст] // World Applied Sciences Journal, 2013. - Vol. 26 N 3. - P. 328-332.
4. Zeidman, B. Designing with FPGAS and CPLDS [Текст] / B. Zeidman. - Lawrence, USA: CMP Books, 2002. - 241 p.
7. Городилов А.Ю., Понуровский И.С., Тюрин С.Ф. Повышение отказоустойчивости FPGA путем реконфигурации работоспособных элементов [Текст] // Радіоелектронні i компютерні системы, 2013. - № 1(60). - С. 172-176.
8. Тюрин С.Ф., Понуровский И.С. Логический элемент ПЛИС FPGA для реализации ДНФ [Текст] // Вестник Ижевского государственного технического университета, 2013. - № 2. - С. 95-98.
9. Строцев А.А., Андреев А.А. Оценка нахождения реконфигурируемой вычислительной системы в состояниях эффективного функционирования [Электронный ресурс] // «Инженерный вестник Дона», 2012, №4 (часть 1). - Режим доступа: http://ivdon.ru/magazine/archive/n4p1y2012/1212 (доступ свободный) - Загл. с экрана. - Яз. рус.
10. NI Multisim [Электронный ресурс]. - Режим доступа: http://www.ni.com/multisim/ (доступ свободный) - Загл. с экрана. - Яз. англ.