Створення дедуктивної моделі реконфігурування структур даних опису цифрових систем на тест-векторі з метою виконання швидкодіючої процедури паралельної обробки дефектів. Тестування пристроїв великої розмірності, реалізованих у програмованій логіці.
Аннотация к работе
Реалізація таких систем припускає використання як універсального процесора з метою керування обчисленнями, так і програмованої логіки, орієнтованої на паралельну обробку структур даних великого розміру. Вона визначається великою розмірністю реалізації цифрової системи, що нараховує до 10 мільйонів еквівалентних вентилів на одному кристалі і недостатньою швидкодією існуючих методів моделювання несправностей з метою верифікації і тестування цифрових систем. Дана технологія дозволяє декомпозувати як завгодно складну систему на підсхеми, що є доступними для методів синтезу тестів і моделювання, які розроблюються або існують. вперше розроблений дедуктивно-паралельний метод моделювання несправностей цифрових систем, представлених на RTL-рівні у форматі булевих рівнянь, що обєднує переваги дедуктивного аналізу дефектів з реалізацією їхньої паралельної обробки і що дозволяє обробляти цифрові системи на кристалі, що містить сотні тисяч вентилів; У роботах, опублікованих спільно, автору належать: [2] - розробка обєднаного алгоритму зворотнього простежування для комбінаційних схем; [3] - структури даних (формат SCH), що орієнтовані на побудову кубічних покрить для послідовносних схем; [4] - процедури аналізу тестів для структурно-функціональних моделей цифрових схем; [5] - алгоритм кубічного моделювання несправностей цифрових схем; [6] - модель асинхронних структур примітивних автоматів; [7] - реалізація алгоритму кубічного моделювання несправностей цифрових схем; [8] - дедуктивно-паралельний метод моделювання цифрових пристроїв, моделі цифрових систем, що реконфігуруються; [9] - алгоритм аналізу розгалужень, що сходяться, для підвищення точності зворотнього моделювання несправностей; [10] - аналіз перехідних процесів у методах моделювання цифрових структур; [11] - розробка процедур керування моделюванням; [12] - дедуктивна процедура кубічного моделювання несправностей цифрових схем; [13] - процедура моделювання доповнень до тест-вектору для цифрових пристроїв на основі програмованої логіки; [14, 15, 17] - алгоритм дедуктивного кубічного моделювання несправностей комбінаційних і послідовносних цифрових схем; [16] - досвід застосування програм і методів моделювання у дистанційне навчання; [18,19] - реализація методів моделювання як ядра автоматичної системи генерації тестів; [20] - трійкове моделювання справного поводження цифрових систем; [21] - алгоритми моделювання несправностей цифрових пристроїв для генетичних алгоритмів синтезу тестів; [22] - швидкодіючий алгоритм дедуктивно-паралельного моделювання несправностей для системи генерації тестів; [23-25] - реалізація зворотнього моделювання несправностей для методу генетичних алгоритмів.Відзначено, що такими є: структурно-функціональні моделі, що адекватно відображають як поведінку окремих примітивів, так і структуру взаємозвязків елементів з метою логічного аналізу цифрових схем при моделюванні несправностей; дедуктивні і спільні (concurrent) методи моделювання несправностей, що мають максимальну швидкодію обробки схем, але мають недоліки, повязані зі складністю виконання процедур транспортування списків несправностей через примітивні елементи невентильного рівня зображення, а також недоліки, повязані з обробкою списків несправностей. Проведений аналіз публікацій за темою дисертації дозволив зробити висновок, що незважаючи на різноманіття моделей, методів і систем опису й аналізу цифрових пристроїв, їхнє застосування для проектування і верифікації високоінтегрованих систем на кристалах FPGA, CPLD, що складаються з мільйонів еквівалентних вентилів утруднено в звязку з існуванням проблем: 1) недостатньо високої швидкодії методів моделювання внаслідок експоненційної чи квадратичної залежності часу моделювання від кількості ліній у схемі; 2) відсутності універсального підходу до аналізу несправностей цифрових систем різного рівня складності обєктів. В другому розділі пропонується швидкодіючий метод дедуктивно-паралельного моделювання несправностей на моделях цифрових пристроїв, що реконфігуруються, який представляє сполучення переваг дедуктивного і паралельного алгоритмів, орієнтований на обробку цифрових пристроїв вентильного і реєстрового рівнів опису. Переваги дедуктивно-паралельного методу моделювання несправностей: уникнення операцій над списками, характерних для дедуктивного методу, що мають обчислювальну складність n2, і перехід до реалізації паралельних операцій на процесорі PRUS, акселераторі HEFS, використання компілятора Active-HDL для одержання тест-векторів справної поведінки, довизначених по невхідних координатах; інтерактивна подійна модифікація дедуктивної интерпретативної моделі паралельного моделювання несправностей на кожному вхідному наборі без інверторів на виходах логічних елементів; можливість використання універсального елемента моделювання несправностей для синтезу схеми аналізу дефектів цифрової системи для побудови компілятивної моделі паралельно-дедуктивного моделювання несправностей. Інформація з блоку 6 - тип елемента (AND, OR) надходить на